ISSCC 2026Session 3Wireless65nm CMOS
该论文提出了一种用于连续无创血压监测的近场射频反射收发器ASIC，采用65nm CMOS工艺。通过近场射频反射方法实现非接触监测，并利用SAR直流偏移消除和闭环相位校准技术提高临床精度。人体实验验证了该芯片在6mmHg平均绝对误差内实现准确血压提取。
▸采用近场射频反射（NRR）方法实现非接触式连续血压监测，提升佩戴舒适性和长期使用可行性。
▸集成SAR型直流偏移消除和闭环相位校准技术，有效抑制接收泄漏和相位误差，达到临床级精度。
ISSCC 2026Session 20RF & Wireless
本文提出了一种紧凑的单路径足迹Doherty功率放大器，通过提出的互易Doherty网络理论，利用单个变压器实现了最小化的无源网络面积。该设计仅使用三个变压器足迹和一个驱动器，核心面积为0.12mm²，与线性PA相当，同时支持宽带、高阶QAM OFDM信号，具有高平均效率。
▸提出了互易Doherty网络理论，实现了基于单个变压器的紧凑Doherty PA设计。
▸通过单路径足迹和最小化无源网络面积，使核心面积与线性PA相当，显著减小了芯片尺寸。
ISSCC 2025Session 5RF & Wireless
该论文针对大规模MIMO和车载雷达等应用对接收机线性度的高要求，提出了一种利用Doherty有源负载调制技术增强毫米波低噪声放大器线性度的新设计。通过该技术，LNA能够在存在强干扰信号时保持信号完整性，有效抑制阻塞效应。
▸首次将Doherty有源负载调制技术应用于毫米波LNA，通过动态调整负载阻抗来改善大信号线性度。
▸设计了一种耐阻塞的毫米波LNA架构，在不显著牺牲噪声性能的前提下实现高线性度。
ISSCC 2024Session 33AI / ML
该论文提出了一种微型神经接口植入体，集成了具有95%充电效率的光学刺激器和基于ΔΣ调制的记录器，解决了微型化植入体在支持高功耗光学刺激时的功率接收限制问题。
▸实现了95%充电效率的光学刺激器，显著提升了微型植入体的功率传输效率。
▸采用ΔΣ调制器实现了81.9dB SNDR的记录性能，在微型化条件下保持了高精度信号采集。
ISSCC 2024Session 30AI / ML
论文提出了一款名为Vecim的RISC-V向量协处理器，通过引入计算内存向量寄存器文件（Compute-in-Memory Vector Register File）来减少片上数据移动，解决了向量处理器中数据搬运开销大和外部内存带宽要求高的问题，实现了高效的高性能计算。
▸首次将计算内存（CIM）技术应用于向量寄存器文件，减少向量处理器中频繁的数据移动开销。
▸基于RISC-V向量扩展架构，设计高能效的协处理器，实现了289.13 GOPS/W的峰值能效。
ISSCC 2021Session 27Data Converters
本文提出了一种0.4-40MS/s、75.7dB SNDR的全动态事件驱动流水线ADC，采用3级级联浮空逆变器放大器取代传统静态OTA，解决了传统流水线ADC功耗随采样率缩放性差以及OTA唤醒耗时长的问题，实现了宽范围可扩展的高效高精度转换。
▸提出全动态事件驱动流水线架构，无需静态偏置和CMFB稳定时间，功耗与采样率自动线性缩放。
▸采用3级级联浮空逆变器放大器，实现高增益和高效率的残余放大。
ISSCC 2021Session 23AI / ML
本文提出了一种工作在270-300GHz的双平衡参量上变频器，采用非对称MOS变容管和功率分配变压器混合结构，旨在解决太赫兹通信发射机中输出1dB压缩点低和带宽不足的问题。
▸首次采用非对称MOS变容管实现双平衡参量上变频，提升线性度和功率处理能力。
▸提出功率分配变压器混合结构，实现宽频带阻抗匹配和信号平衡转换。
ISSCC 2021Session 16AI / ML
该论文提出了一种基于eDRAM的存内计算（CIM）设计，通过可重构的嵌入式动态存储器阵列实现自适应数据转换器，旨在解决机器学习加速器中数据移动带来的内存墙瓶颈问题。该设计利用1T1C DRAM位单元进行模拟计算，结合混合信号外围电路，提高能效和计算精度。
▸创新点1：采用eDRAM 1T1C单元实现存内模拟计算，减少数据搬运开销。
▸创新点2：可重构存储器阵列支持自适应数据转换器，提升计算灵活性和能效。
ISSCC 2019Session 14AI / ML
提出了一种全数字时域卷积神经网络（CNN）引擎，利用双向存储器延迟线实现低功耗乘积累加（MAC）操作，解决了边缘计算设备中CNN的能效瓶颈。
▸使用双向存储器延迟线实现全数字时域MAC计算，避免了模拟电路和ADC的功耗开销。
▸时间域计算方式通过延迟线编码权重和输入数据，实现高能效的卷积操作。
ISSCC 2018Session 14Data Converters
该论文提出了一种基于误差反馈结构的二阶噪声整形SAR ADC，通过优化噪声传递函数零点实现了13-ENOB的高分辨率，解决了传统CIFF结构功耗高和缩放友好性差的问题。
▸采用误差反馈结构替代传统的CIFF结构，避免了有源积分器，降低了功耗并提高了工艺缩放友好性。
▸通过优化噪声传递函数零点，实现了二阶噪声整形，提升了带内噪声抑制能力。
ISSCC 2016Session 15Data Converters65nm CMOS
A 24.7mW 45MHz-BW 75.3dB-SNDR SARAssisted CT ΔΣ Modulator with 2nd-Order Noise Coupling in 65nm CMOS
该论文提出了一种SAR辅助的连续时间ΔΣ调制器，采用二阶噪声耦合技术，在65nm CMOS工艺下实现了45MHz带宽和75.3dB SNDR，功耗仅24.7mW。解决了低过采样率下宽带宽与调制器稳定性之间的矛盾。
▸采用异步SAR量化器替代传统flash量化器，显著提高能效。
▸引入二阶噪声耦合技术，在低过采样率下实现更激进的噪声整形，同时保持调制器稳定性。
ISSCC 2016Session 12Power Management
本文提出了一种适用于宽输入范围（12V至100V）的自平衡零电压开关（ZVS）三电平DC-DC稳压器，采用恒定频率自适应导通时间（AOT）V2控制，实现了2MHz开关频率和90%的高效率。该设计解决了传统高频高压DC-DC变换器中开关损耗大、效率低的问题，适用于汽车和工业系统。
▸提出自平衡ZVS技术，实现三电平DC-DC变换器的零电压开关，降低开关损耗
▸采用恒定频率AOT V2控制方法，在宽输入电压范围内保持稳定性和高效率
ISSCC 2014Session 4Power Management
本文提出一种四相零占空比迟滞DC-DC转换器，针对应用处理器的大电流快速负载瞬态问题，实现了6A输出、40MHz开关频率，在5A/5ns负载跳变下仅产生118mV跌落和230ns响应时间，避免了传统大输出电容阵列的使用。
▸采用四相零占空比迟滞控制架构，在保持高开关频率的同时实现快速瞬态响应。
▸通过优化环路设计和相位交错，在5A/5ns负载瞬态下将输出电压跌落抑制至118mV，响应时间仅230ns。