ISSCC 2025Session 13Other
该论文提出了一种基于通孔可编程神经元阵列（VPNA）的单掩模可定制制造方案，用于低功耗DNN处理器，旨在解决传统ASIC掩模成本高昂的问题，将掩模成本降低至1/40。
▸提出通孔可编程神经元阵列（VPNA），通过单一掩模定制实现多种DNN架构，大幅降低制造成本。
▸采用单掩模定制化制造方案，适用于可穿戴AI-IoT设备，兼顾低功耗与灵活性。
ISSCC 2013Session 24Digital Circuits
本文提出间歇谐振时钟（IRC）技术，通过在近阈值电压（0.37V）下使用脉冲式时钟信号替代传统50%占空比时钟，实现了任意时钟频率下的功耗降低。该技术在980kHz时钟频率的32x32位加法器阵列中得到验证，展现了低电压下的能效优势。
▸首次提出间歇谐振时钟（IRC）技术，利用脉冲式时钟信号（非50%占空比）实现时钟频率无关的功耗降低，解决了传统谐振时钟在宽频率范围下能效受限的问题。
▸在0.37V近阈值电压下，采用静态CMOS锁存器代替触发器，适应IRC的脉冲时钟特性，并实现了最低能量工作点。
ISSCC 2012Session 25Memory
本文提出了一种用于固态硬盘（SSD）的高可靠性技术，包括错误预测LDPC纠错码（ECC）和错误恢复方案。错误预测LDPC ECC可将SSD寿命延长超过10倍，而错误恢复方案能分别降低编程干扰错误率74%和数据保持错误率56%，有效解决了亚20nm闪存中浮栅耦合导致的可靠性问题。
▸提出错误预测LDPC ECC架构，通过预测错误模式实现超过10倍的SSD寿命延长。
▸设计错误恢复方案，通过降低编程干扰和数据保持错误率（分别减少74%和56%）来提升可靠性。
ISSCC 2012Session 13Memory
该论文提出了一种基于载流子注入方案的6T SRAM，能够精确定位并修复故障，实现了读取速度提升57%和读取功耗降低31%。主要解决了随机变化导致的电压缩放操作裕度下降问题，特别是半选择干扰问题。
▸提出载流子注入方案，可精确定位并修复SRAM中的故障单元。
▸通过该方案实现了57%的读取速度提升和31%的读取功耗降低。
ISSCC 2010Session 22Image Sensors
本文提出了一种采用行并行嵌入式二叉搜索树和地址编码器的256×256分辨率3D测距图像传感器，实现了14k range maps/s的高速测距。针对传统飞行时间法速度不足的问题，采用光截面法实现高速高精度3D测距。
▸采用行并行嵌入式二叉搜索树架构，实现像素激活的高速搜索与编码，提升测距帧率。
▸结合地址编码器，有效减少输出数据量，适用于高速3D成像应用。