ISSCC 2022Session 17Wireline I/O
本文提出了一种采用耦合分裂环谐振器的10Gb/s数字隔离器，实现了24kVpk浪涌能力和100kV/µS共模瞬态抗扰度，解决了高速数据隔离中的高电压耐受和共模瞬态问题。
▸利用耦合分裂环谐振器实现高速信号传输同时提供高隔离电压，达到10Gb/s数据率。
▸设计具有24kVpk浪涌能力和100kV/µS共模瞬态抗扰度的隔离器，显著提升可靠性和安全性。
ISSCC 2019Session 8Power Management
本文提出一种用于汽车应用的2MHz开关频率、4-60V宽输入范围的buck-boost转换器，实现了95%的峰值效率并满足CISPR 25 Class 5电磁兼容标准，解决了传统buck或boost转换器在宽输入电压下无法无缝模式转换及EMI问题。
▸采用宽输入电压范围（4-60V）的buck-boost拓扑，实现输入高于、低于或等于输出时的无缝模式转换。
▸在2MHz高频开关下仍达到95%的峰值效率，兼顾小型化与高效能。
ISSCC 2019Session 10RF & Wireless
本文提出一种能量测量前端，集成了原位背景全系统精度监测功能，能够在不中断测量的情况下持续监测电表的精度，解决了因元件老化和高压/电流事件导致的现场精度未知问题，避免了不必要的电表更换。
▸提出集成原位背景精度监测的能量测量前端，无需中断测量即可实时监测系统精度。
▸同时监测电流和电压，实现全系统精度监测，包括电流路径的精度。
ISSCC 2018Session 1Plenary
本文回顾了半导体行业60年来的三大技术范式转变（大型机、个人计算、物联网），分析了用户与设备比率反转的趋势，并展望了未来半导体创新的方向。
▸从历史视角总结半导体行业的三次重大范式转变，揭示用户与设备关系的变化。
▸提出半导体创新并未结束，而是进入新阶段，强调物联网和智能边缘的机遇。
ISSCC 2017Session 5Analog Circuits
本文提出了一种具有共模采样和开关电容驱动能力的低噪声、低失调、低漂移电容增益放大器，解决了传统放大器在驱动开关电容ADC时性能受限的问题，实现了19nV/√Hz噪声、2μV失调和75μA功耗。
▸提出了一种结合放大器共模采样（CMS）和开关电容驱动能力的电容增益放大器（CGA）架构，兼容多种传统开关电容ADC输入。
▸利用电容增益网络的高线性、无静态功耗和低噪声特性，实现了极低的噪声（19nV/√Hz）、失调（2μV）和功耗（75μA），同时具有低漂移性能。
ISSCC 2017Session 16Data Converters
本文提出了一种9GS/s、1GHz带宽的过采样连续时间流水线ADC，通过连续时间环路滤波器替代离散时间前端，解决了传统开关电容前端带来的混叠、噪声折叠和高峰值驱动电流问题，实现了-161dBFS/Hz的噪声谱密度。
▸采用连续时间流水线架构结合过采样，在9GS/s超高采样率下实现1GHz带宽，同时避免离散时间前端的伪影。
▸通过连续时间环路滤波器设计，降低了对预滤波器和驱动器的要求，从而减少了整个信号链的功耗。
ISSCC 2016Session 21Wireless
该论文提出了一种200nA静态电流的单电感双输入三输出（DITO）转换器，用于能量收集应用。通过两阶段充电技术和工艺限制冷启动方案，解决了多输出电源管理中的高效率与低功耗问题。
▸采用单电感实现双输入三输出（DITO）架构，减少了外部元件数量，提高了功率密度。
▸提出两阶段充电技术，优化了能量传输效率，适用于超低功耗场景。
ISSCC 2015Session 25RF & Wireless
本文提出了一种高度数字化的频率合成器，采用环形振荡器频率-数字转换和噪声消除技术，解决了数字分数N PLL中量化噪声和杂散性能较差的问题。
▸提出基于环形振荡器的频率-数字转换方法，替代传统数字PLL中的时间-数字转换器，降低量化噪声。
▸引入噪声消除技术，有效抑制分数N PLL中的量化噪声和杂散，提升相位噪声性能。
ISSCC 2013Session 26Data Converters65nm CMOS
本文提出了一种14位80MS/s的逐次逼近寄存器（SAR）模数转换器（ADC），采用65nm CMOS工艺实现了73.6dB的SNDR。该设计解决了SAR架构在高速高精度应用中难以同时兼顾速度和精度的难题。
▸采用异步时序和冗余决策技术，在不牺牲速度的情况下提高精度
▸通过优化比较器噪声和电容匹配，实现了高线性度和低噪声性能
ISSCC 2012Session 27Data Converters0.18μm CMOS
该论文提出了一款14位3/6GHz电流舵射频DAC，采用0.18μm CMOS工艺，在2.9GHz输出频率下实现了66dB的ACLR，解决了高速DAC在高频信号纯度方面的动态误差问题。
▸采用四开关架构以改善高频失真性能
▸实现了3/6GHz双速率操作，满足多载波、多频段、多标准无线电发射机需求
ISSCC 2012Session 21Analog Circuits
本文实现了一款60V可编程增益放大器(PGA)，支持±10V差分输入范围和5V输出，适用于±24V供电的工业过程控制应用。该设计采用电容增益架构，在存在大共模电压的情况下实现小电压信号的采集，并具有低功耗特性。
▸采用电容增益架构实现60V高压PGA，简化设计并降低功耗。
▸在±10V差分输入和±24V供电下实现27nV/√Hz的低噪声和137dB的高共模抑制比(CMRR)。
ISSCC 2009Session 24Wireless
本文提出一种全集成2.4GHz 2Mb/s PLL发射机，采用数字预加重和自动校准技术，在0.18µm CMOS工艺上实现，满足IEEE802.15.4和蓝牙1.2标准。通过避免使用量化噪声消除技术，实现了60%的芯片面积和50%的功耗节省。
▸采用数字预加重和自动校准技术，在不使用量化噪声消除的情况下满足发射性能要求。
▸通过ΔΣ分数-N PLL架构实现GFSK和GMSK调制，兼容双标准。
ISSCC 2009Session 2Image Sensors
本文提出了一种用于数字单反相机的4通道模拟前端(AFE)，支持20至300 Mpixel/s的像素速率。该设计实现了采样热噪声低于kT/C的理论极限，同时通道串扰超过-85dB，通道失配在±0.01%以内。
▸实现了采样热噪声低于kT/C的新型参考缓冲器结构，突破了传统噪声限制。
▸通过优化布局和电路设计，达到超过-85dB的低通道串扰性能。