ISSCC 2023Session 3Other
该论文提出了用于测试高分辨率ADC的带通滤波器和振荡器集成电路，实现了低于-140dBc的总谐波失真（THD）在10Vppd输出下。解决了传统测试硬件THD不足且体积大的问题。
▸设计了一种主动带通滤波器，可将中等精度正弦波的谐波衰减到-140dBc以下。
▸提出了基于正反馈环路的模拟振荡器，直接生成-140dBc THD的正弦波，适合高精度ADC测试。
ISSCC 2020Session 18Power Management
该论文提出了一种非隔离电容降压式AC/DC电源，能够从高达305VACrms的交流输入直接产生5V/3.3V的稳压输出，负载电流达120mA。解决了智能电表、家电等应用中对小尺寸、低静态功耗和可靠性的需求。
▸采用电容降压拓扑实现非隔离AC/DC转换，避免了笨重的变压器，显著减小了电源体积。
▸通过控制电路优化，在宽输入电压范围内保持高效率，并满足低负载时的静态功耗要求。
ISSCC 2017Session 5Analog Circuits
该论文提出一种基于频率锁定环（FLL）的环形振荡器，用于高分辨率频率测量应用。通过在1ms时间窗口内实现3ns峰峰值累积抖动，解决了由于功率循环和转换时间限制导致的频率测量精度问题。
▸采用频率锁定环架构替代传统锁相环，避免了鉴相器和电荷泵等复杂电路，降低抖动
▸通过优化环形振荡器设计，在长时间窗口（1ms）内实现了3ns峰峰值的极低累积抖动
ISSCC 2017Session 1Plenary
这篇论文探讨了CMOS缩放技术接近终点对集成电路行业的影响，分析了技术极限带来的挑战以及未来可能的发展方向。
▸提出对CMOS缩放结束后的电路与系统设计的新思考框架
▸强调指数级增长在电路与系统中的动态变化及其根本原因
ISSCC 2016Session 5Analog Circuits
该论文提出了一种采用抖动注入技术的24MHz晶体振荡器，实现了快速启动，解决了物联网无线节点中晶体振荡器启动时间过长导致能量浪费的问题。通过抖动注入技术，在保持低功耗的同时显著缩短了启动时间。
▸提出了一种基于抖动注入的快速启动技术，通过注入抖动信号加速晶体振荡器的起振过程。
▸实现了在24MHz频率下快速启动，同时保持低功耗，适用于蓝牙低功耗等物联网应用。
ISSCC 2016Session 5Analog Circuits
A 10MHz-Bandwidth 4µs-Large-Signal-Settling 6.5nV/√Hz-Noise 2µV-Offset Chopper Operational Amplifier
该论文提出了一种斩波运算放大器，实现了10MHz带宽、4微秒大信号建立时间、6.5nV/√Hz噪声和2微伏失调，解决了精密测量系统中对高精度、低噪声和快速响应的需求。
▸采用改进的斩波技术同时实现极低的失调电压（2μV）和低噪声（6.5nV/√Hz），并保持高带宽（10MHz）。
▸通过电路设计优化实现了大信号建立时间仅4μs，兼顾了直流精度与动态响应速度。
ISSCC 2015Session 5Analog Circuits
本文提出一种37µW双模式晶体振荡器，仅使用单个晶体即可同时生成MHz和kHz时钟，从而消除无线传感器节点中通常需要的第二个晶体，降低成本和尺寸。该振荡器适用于单晶体无线电系统，解决了多晶体带来的面积和成本问题。
▸提出双模式操作架构，单个晶体可工作在MHz和kHz两种频率模式，替代传统两个晶体的方案。
▸实现极低功耗37µW，适合电池供电的无线传感器节点，同时保持频率稳定性。
ISSCC 2014Session 17Analog Circuits
本文提出了一种190nW、33kHz的RC振荡器，用于低功耗无线网络中的睡眠定时器，替代外部晶振以降低成本与面积。该振荡器实现了±0.21%的温度稳定性和4ppm的长期稳定性，解决了集成振荡器在功耗与稳定性上的挑战。
▸实现极低功耗（190nW）的RC振荡器，同时保持高温度稳定性（±0.21%）。
▸通过电路设计达到4ppm的长期稳定性，接近晶振性能。
ISSCC 2011Session 27Data Converters45nm CMOS
该论文提出了一种采用码间干扰（ISI）整形算法的音频DAC，在45nm CMOS工艺中实现了108dB动态范围和120dB总谐波失真性能，输出电压为0.5Vrms。主要解决了多级DAC中动态误差源（如不对称开关、时钟歪斜和寄生记忆）导致的失真问题。
▸提出了一种码间干扰整形算法，有效补偿了DAC元件的动态误差，降低了失真。
▸结合精细分辨率量化技术，降低了带外噪声和对时钟抖动的敏感度，简化了模拟滤波。
ISSCC 2011Session 13Analog Circuits
提出了一款36V JFET输入双极性运算放大器，采用漂移补偿电路和晶圆级双温度激光微调技术，实现了最大失调漂移低至1µV/°C，比现有技术提高3倍，同时具有11MHz带宽、5.1nV/√Hz噪声和-126dB THD+N的优异性能。
▸提出一种漂移补偿电路结合晶圆级双温度激光微调方法，将失调漂移降低到1µV/°C，突破传统高精度运放的温度稳定性极限。
▸在36V高压工艺下同时实现了高增益带宽(11MHz)、低噪声(5.1nV/√Hz)和极低失真(-126dB THD+N)，达到功耗与性能的良好平衡。
ISSCC 2010Session 4Analog Circuits45nm CMOS
该论文在45nm CMOS工艺中实现了一款Class-D音频驱动器，能够驱动8Ω负载输出525mW功率，并达到了79%的效率和100dB的SNR。为了解决缺少高压晶体管、高器件噪声和漏电等挑战，采用了二阶自然采样BD双面调制（NBDD）环路。
▸在45nm低压CMOS工艺中实现了高效的Class-D音频驱动器，克服了缺少高压器件和器件噪声大的问题。
▸采用二阶自然采样BD双面调制（NBDD）技术，在低电压下实现了高SNR和低失真。
ISSCC 2010Session 16Data Converters
该论文提出了一种16位100-160MS/s的SiGe BiCMOS流水线ADC，用于无线基站接收机。它解决了多载波GSM等应用对高分辨率、高采样率和高线性度ADC的需求，实现了100dBFS的SFDR和大于77dBFS的SNR。
▸采用SiGe BiCMOS工艺实现流水线ADC架构，在100-160MS/s采样率下达到16位精度和100dBFS SFDR，满足严苛的线性度要求。
▸针对无线基站接收机中复杂RF前端简化需求，优化了ADC的动态范围和噪声性能，支持多载波GSM等应用。
ISSCC 2009Session 26Other
该论文提出了一种20W/通道的Class-D音频放大器，通过改进调制技术显著降低了共模辐射发射，解决了传统Class-D放大器因轨到轨开关特性产生的电磁干扰问题。
▸提出了一种降低共模辐射的调制方案，减少了共模输出信号的轨到轨摆幅。
▸在保持高效率的同时，使放大器满足FCC Class-B等EMI标准。
ISSCC 2008Session 12Data Converters65nm CMOS
本文提出了一种高度交错的5位250MS/s ADC，采用36个时间交错SAR ADC通道和冗余通道策略，在65nm CMOS工艺下以800mV低电压运行，通过并行化提高能效并解决通道间时序偏差和良率问题。
▸利用时间交错和冗余通道技术，在5位分辨率下实现250MS/s采样率，通过通道间冗余提高良率并降低时序偏差影响。
▸在65nm CMOS工艺下采用800mV低电压供电，通过高度并行化提升能量效率，同时优化时钟分布开销。