ISSCC 2024Session 33AI / ML
本文提出一种用于记忆研究的多环路神经调节芯片组网络，采用频率交叉前端和可解释AI，旨在通过电刺激海马体增强记忆来治疗阿尔茨海默病。该芯片组网络实现了多通道协调刺激与实时神经信号处理，为脑机接口和神经疾病治疗提供了新方案。
▸提出频率交叉前端架构，支持多频段神经信号同时采集和刺激，提高干扰抑制和信号保真度。
▸集成可解释AI模块，实时分析神经活动模式并优化刺激参数，增强治疗可解释性和适应性。
ISSCC 2018Session 6Wireline I/O16nm FinFET
该论文提出了一种采用自适应阈值ADC的64Gb/s PAM-4收发器，通过非均匀量化和LMS算法优化阈值，降低了ADC功耗并改善了链路误码率。
▸提出自适应阈值ADC，根据链路性能指标（如BER）动态调整量化阈值，实现非均匀量化。
▸采用LMS算法在线调整ADC阈值，适用于PAM-4高速链路，相比传统均匀量化降低功耗。
ISSCC 2017Session 6Wireline I/O
本文提出一种28Gb/s数字时钟数据恢复(CDR)电路，采用自适应环路增益技术以优化抖动容限。针对Bang-Bang相位检测器增益随输入抖动变化导致环路增益不稳定的问题，通过检测抖动幅度动态调整环路增益，提高了CDR对PVT变化、串扰和电源噪声的鲁棒性。
▸提出自适应环路增益机制，根据输入抖动幅度动态调整数字CDR的环路增益，解决了Bang-Bang相位检测器增益对抖动敏感的问题。
▸实现了28Gb/s高速率下的最优抖动容限，无需额外校准或模拟电路，仅通过数字逻辑实现自适应控制。
ISSCC 2016Session 23Wireline I/O
本文提出了一种结合1阶IIR DFE和1阶离散时间DFE的均衡器架构，在16Gb/s速率下成功补偿28dB信道损耗。同时，设计了一种基于边缘检测的自适应算法，实现了5μs的快速收敛且无需额外高速硬件。
▸提出IIR DFE与离散时间DFE的组合结构，有效消除长尾后光标码间干扰。
▸采用基于边缘检测的自适应算法，实现快速收敛（5μs）并降低硬件复杂度。
ISSCC 2016Session 20RF & Wireless
该论文提出了一种用于射频电流无源混频器的滤波跨阻放大器（TIA），功耗仅为1.92mW。通过优化电路结构，在保持低输入阻抗的同时实现了滤波功能，有效降低了混频器输出端的电压摆幅，改善了接收机的噪声和线性度性能。
▸提出了一种低功耗滤波TIA架构，在传统TIA基础上集成滤波功能，无需额外有源滤波器。
▸通过电流反馈和电容分流技术，在低功耗下实现了宽带宽和低输入阻抗，适用于无源混频器后级。
ISSCC 2015Session 13RF & Wireless0.13μm CMOS
本文设计了一款600μW的蓝牙低功耗（BLE）前端接收机，采用0.13μm CMOS工艺，旨在满足能量采集供电的无线传感器和体域网应用。通过利用BLE标准中更宽的信道间隔和宽松的阻塞容差，实现了极低功耗的接收机架构。
▸实现了600μW的超低功耗BLE前端接收机，显著降低了射频接收机的功耗。
▸针对BLE标准放松的线性度和噪声指标进行优化，在0.13μm CMOS工艺中达到-70dBm灵敏度和约19dB噪声系数。
ISSCC 2012Session 4RF & Wireless
for higher integration of wireless transceivers in deeply-scaled silicon technologies. Given the overwhelming digital content of a mobile platform, ideally, the RF components should be realized with t
ISSCC 2010Session 8Wireline I/O65nm CMOS
本文提出了一种采用65nm CMOS工艺的时钟前向接收器，实现了6.8mW功耗和7.4Gb/s的数据速率。该接收器具有高达300MHz的抖动跟踪能力，解决了多链路接口中时钟抖动与数据相关的问题。
▸提出了一种低功耗的时钟前向接收器架构，在65nm CMOS工艺下实现了6.8mW功耗和7.4Gb/s速率。
▸实现了高达300MHz的抖动跟踪带宽，有效抑制了时钟与数据之间的相关性抖动。
ISSCC 2009Session 9Data Converters0.18µm CMOS
本文提出了一种使用电容电荷泵替代传统运放的低功耗流水线ADC，在0.18µm CMOS工艺下实现了50MS/s采样率和58dB SNDR，功耗仅9.9mW。该设计解决了传统运放功耗高的问题，同时避免了复杂校准和单端结构的局限性。
▸采用电容电荷泵替代运放实现流水线级间增益，显著降低功耗。
▸实现了全差分结构，避免了单端或伪差分带来的线性度限制。
ISSCC 2009Session 14Digital Circuits0.13µm CMOS
本文提出了一种基于K-Best树搜索算法的4×4 64-QAM MIMO检测器，采用0.13µm CMOS工艺实现655Mb/s的高吞吐量，解决了高光谱效率MIMO系统中高速、近最大似然检测的VLSI实现难题。
▸采用K-Best算法替代传统球面译码，实现确定性吞吐量和固定复杂度，适合VLSI实现。
▸设计高吞吐量流水线架构，在0.13µm CMOS下达到655Mb/s的检测速率。
ISSCC 2008Session 18Other0.18µm CMOS
本论文提出了一种基于0.18µm CMOS工艺的集成传感器，利用噬菌体触发离子级联感测和电噪声分析技术，在10分钟内快速识别细菌。解决了传统细菌检测方法耗时、设备昂贵、体积大的问题。
▸首次将噬菌体触发离子级联感测与CMOS集成电路结合，实现快速细菌识别。
▸采用电噪声分析技术提高传感灵敏度和选择性。