ISSCC 2026Session 19Power Management
本文提出了一种二进制加权开关电容栅极驱动IC，通过四级二进制加权飞电容实现九级栅极电压分段，并采用基于栅极电流反馈的自适应状态间隔时间控制，有效解决了驱动损耗与延迟时间之间的权衡问题。实验结果表明，该设计在相同驱动损耗下将开关时间降低19%，在相同开关时间下将驱动损耗降低9%。
▸采用四个二进制加权飞电容实现九级栅极电压分段，增强了电荷供应能力。
▸提出基于栅极电流反馈的自适应状态间隔时间控制，动态优化开关时间与驱动损耗的权衡。
ISSCC 2026Session 19Power Management
本文提出了一种适用于高边和低边600A、1200V SiC MOSFET的数字反馈有源栅极驱动器IC，解决了高边电压传感难题，通过寄生米勒电容校准电路实现精确感知，并利用数字反馈同时控制开通/关断的dVds/dt和抑制Vds浪涌，显著降低了开关损耗和电压应力。
▸采用寄生米勒电容校准电路实现高边电压传感，避免了传统高压隔离器件的使用。
▸数字反馈控制同时实现开通/关断过程中dVds/dt的精确调控和Vds浪涌抑制，提升了系统可靠性和效率。
ISSCC 2020Session 18Power Management
该论文提出了一种DC至35MHz的全集成单电源隔离放大器，用于功率电子中的电流和电压检测前端。它解决了高频开关（如GaN/SiC器件）下需要宽带宽隔离检测以实现精确软开关的问题。
▸采用单电源供电的全集成隔离放大器设计，无需外部隔离电源。
▸实现了DC至35MHz的宽带宽，满足MHz级开关频率下的电流和电压检测需求。
ISSCC 2019Session 15Wireless
本文提出了一种用于600V超级结MOSFET的有源转换率控制栅极驱动器，采用鲁棒离散时间反馈技术实现4.5V/ns的快速电压转换率，旨在最小化开关损耗同时满足噪声抑制要求。
▸提出基于离散时间反馈的有源电压转换率控制方案，替代传统固定栅极电阻方法，动态调整dVd/dt以优化开关损耗与噪声的权衡。
▸实现了4.5V/ns的高转换率，并保证了在600V高压应用中的鲁棒性和噪声抑制能力。
ISSCC 2016Session 12Power Management
提出了一种双输出升降压开关电容DC-DC转换器，在0.85至3.6V宽输入电压范围内实现了95.8%的峰值效率，解决了传统开关电容转换器因离散转换比导致效率受限的问题。
▸采用双输出架构，同时支持升压和降压功能，提高系统集成度。
▸通过多模式转换比切换，在宽输入电压范围内保持高效率，峰值效率达95.8%。
ISSCC 2013Session 5RF & Wireless
该论文提出了一种用于WCDMA/LTE应用的1.8GHz线性CMOS功率放大器，通过采用供应路径切换方案来提高平均功率效率，解决了线性CMOS PA在移动终端中效率低下的问题。
▸提出供应路径切换方案，在低输出功率时切换到低电压路径以提升回退效率，避免传统Doherty或包络跟踪技术的复杂性问题。
▸实现了1.8GHz频段下的线性CMOS PA，适用于WCDMA/LTE调制信号，无需外部线性化电路。
ISSCC 2012Session 14Digital Circuits65nm CMOS
该论文提出了一种数字稳定的Type-III锁相环（PLL），采用环形压控振荡器（VCO），在65nm CMOS工艺下实现了1.01psrms的集成抖动。通过粗调路径增加一个原点极点，将传统Type-II PLL转换为Type-III结构，有效降低了由于KVCO增益较大引起的电荷泵和环路滤波器相位噪声贡献，同时保持了宽调谐范围。
▸提出Type-III PLL架构，利用粗调路径的窄带宽模拟滤波器增加原点极点，在不增加输出抖动的前提下实现宽调谐范围。
▸采用数字稳定技术，优化环路参数，进一步抑制噪声，实现低抖动性能。
ISSCC 2011Session 5Clocking & PLLs
本文提出了一种基于环形VCO的混合环路PLL，实现了570fsrms的集成抖动和1.21GHz的输出频率。通过宽环路带宽和低带内噪声设计，有效抑制了环形VCO的相位噪声，解决了全数字PLL中TDC量化误差导致带内噪声过高的问题。
▸采用混合环路架构，结合模拟和数字技术，在保持环形VCO面积效率的同时显著降低抖动。
▸通过优化环路带宽和噪声抑制，实现了与LC VCO相当的抖动性能，但面积更小。
ISSCC 2011Session 19Digital Circuits40nm CMOS
该论文提出了一种自适应耦合触发器（ACFF），通过减少晶体管数量并采用单相时钟技术，在40nm CMOS工艺中实现了77%的能耗节省，解决了传统触发器因内部节点冗余翻转导致的高功耗问题。
▸提出自适应耦合配置，通过减少内部节点冗余翻转来降低功耗，同时仅使用22个晶体管，比现有低功耗触发器更小。
▸采用单相时钟方案，简化时钟分布网络，进一步降低动态功耗。
ISSCC 2011Session 16mm-Wave
is one of the promising candidates for realizing a CMOS radar IC [1-3]. Range and velocity resolutions of the FMCW radar are determined by the bandwidth and period of triangular modulation [4]. A shor
ISSCC 2010Session 7Other
本文提出一种晶圆级异构技术集成方法，用于实现灵活的伪系统级芯片（Pseudo-SoC），解决了MEMS与标准CMOS工艺不兼容时难以实现高密度集成的问题。该方法通过晶圆级工艺整合不同技术，达到与单片集成SoC相当的集成密度。
▸提出晶圆级异构集成方法，实现MEMS与CMOS LSI的兼容集成
▸引入伪SoC（Pseudo-SoC）架构，在工艺不兼容时仍能实现高密度系统集成
ISSCC 2010Session 3RF & Wireless
该论文提出了一种基于笛卡尔环路的发射机，能够实现10MHz信号带宽，并支持片外功率放大器线性化。通过该技术，可以在不牺牲效率的情况下改善线性度，满足高PAPR信号的EVM和ACLR要求。
▸提出了一种适用于高PAPR信号的笛卡尔环路发射机架构，能够有效线性化片外PA。
▸实现了10MHz信号带宽的线性化发射，同时保持较高的功率效率。
ISSCC 2010Session 21Data Converters65nm CMOS
本文提出一种65nm CMOS工艺下的流水线逐次逼近（Pipelined SAR）ADC，面积为0.06mm²，在40MS/s采样率下实现8.9位有效位数。通过结合流水线和SAR结构，解决了传统SAR ADC中电容阵列面积过大的问题。
▸采用流水线SAR架构，将高分辨率SAR分解为多级流水线，减少每级所需电容数量，从而显著缩小芯片面积。
▸通过优化电容阵列和电荷共享技术，在保持较小单位电容（10fF）的同时提高了有效位数，克服了小电容带来的匹配和噪声问题。
ISSCC 2009Session 19Analog Circuits90nm CMOS
本文提出了一种用于滤波器截止频率调谐的方案，采用1位开关电阻结构替代多位电阻阵列，通过200MHz调谐脉冲的占空比控制有效RC时间常数，并利用ΔΣ调制和抖动抑制杂散效应。该方案应用于蓝牙收发器的信道选择滤波器，实现了6.3kHz步进的截止频率控制和小于1.8kHz的精度。
▸提出1位开关电阻结构，通过脉冲占空比实现精细截止频率调谐，避免了多位电阻阵列的复杂性和面积开销。
▸采用ΔΣ调制与抖动技术，有效抑制了开关操作引入的杂散效应，提高了调谐线性度。
ISSCC 2009Session 12RF & Wireless
本文提出了一种适用于蓝牙接收机的0.6V低电压混频器，采用电流复用单栅结构和循环无源组合器，解决了传统混频器需要大LO功率的问题。在2.4GHz频段实现了380µW超低功耗和-14dBm的LO输入功率，满足蓝牙-90dBm灵敏度要求。
▸提出电流复用单栅CMOS混频器结构，在0.6V低电压下实现双平衡混频，降低功耗。
▸采用循环无源组合器（Cyclic Passive Combiner），显著降低所需LO输入功率至-14dBm，无需大功率LO驱动。