ISSCC 2026Session 11Data Converters28nm CMOS
这篇论文提出了一种基于SAR的连续时间流水线ADC，采用噪声消除滤波器和DAC误差校准技术，在28nm CMOS工艺下实现了103dB SFDR和270MHz带宽，功耗155mW，面积1.4mm²，适用于汽车雷达和高端信息娱乐系统。
▸提出高线性度全通滤波器实现宽带高频谱纯度。
▸采用快速音调频域噪声消除滤波器校准和基于相关的逐元素DAC增益与时序误差校准。
ISSCC 2024Session 32Power Management
该论文提出了一种76-81GHz直接数字7位14GS/s双平衡I/Q混合DAC雷达波形合成器，解决了传统分数N锁相环在快速chirp波形生成中微秒级建立时间的问题，适用于大规模虚拟MIMO天线阵列的FMCW雷达。
▸采用直接数字波形合成架构，消除锁相环的chirp建立时间限制，实现快速频率切换。
▸设计双平衡I/Q混合DAC，在14GS/s高速率下实现7位分辨率，支持毫米波频段直接输出。
ISSCC 2020Session 9Data Converters
本文提出了一款车规级4通道ΔΣ ADC，用于汽车娱乐系统的低成本可重构音频接口。该ADC支持多种音频采样率，在性能、面积、功耗和外部元件数量上具有竞争力，解决了多标准音频接口需求增加带来的成本压力问题。
▸采用4通道ΔΣ架构实现低成本、高集成度的音频接口，支持44.1/48/96/192kHz多种采样率。
▸在保持车规级可靠性的同时，通过优化面积和功耗，减少了外部元件数量，降低了系统成本。
ISSCC 2014Session 4Power Management0.16μm CMOS
本文提出了一种3相6/1开关电容DC-DC升压转换器，利用两个外部浮动电容将3.3V输入升压至16V输出，在7mA负载下实现70.3%的效率，输出纹波仅为输出电压的1%。该转换器采用0.16μm CMOS工艺，芯片面积1.65mm²，通过6.67MHz的高开关频率减小电容体积，整体PCB组件体积仅为1.1mm³。
▸提出3相6/1开关电容拓扑，仅用两个外部浮动电容实现高升压比（3.3V至16V），显著减少外部元件数量。
▸通过6.67MHz的高开关频率工作，大幅减小电容尺寸，使整体电源方案体积压缩至1.1mm³，适合紧凑型应用。
ISSCC 2014Session 17Analog Circuits0.16μm CMOS
该论文提出了一种0.16μm CMOS工艺下的2通道仪表放大器，实现了0.1%的通道间增益匹配，每通道面积仅为0.035mm²。该设计针对汽车角度传感器等低成本多通道应用，显著提升了面积效率。
▸采用0.16μm CMOS工艺实现0.1%的增益匹配，降低了多通道传感器信号处理的误差。
▸面积优化至0.07mm²（2通道），相比现有设计面积减少了13.3倍，适用于成本受限的汽车应用。
ISSCC 2011Session 3RF & Wireless65nm CMOS
该论文提出了一种基于数字时间转换器(DTC)的全数字锁相环(ADPLL)架构，用于解决传统ADPLL带内杂散水平难以满足要求的问题。通过采用可扩展时间分辨率的DTC，实现了5.3GHz频率合成，并改善了杂散性能。
▸提出了一种基于DTC的新型ADPLL架构，通过数字时间转换器替代传统时间数字转换器(TDC)，降低了带内杂散。
▸实现了时间分辨率的可扩展性，便于在不同工艺节点下优化性能。
ISSCC 2011Session 21RF & Wireless
A Compact SAW-less Multiband WCDMA/GPS Receiver Front-End with Translational Loop for Input Matching
针对WCDMA系统中强TX泄漏导致的SAW滤波器需求和传统LNA电感退化匹配带来的片外组件过多问题，提出了一种基于translational loop实现输入匹配的紧凑型无SAW多频段WCDMA/GPS接收机前端。该设计通过环路替代电感匹配，降低了芯片尺寸和外部元件数量，同时满足多频段接收需求。
▸采用translational loop实现输入匹配，替代传统的电感退化结构，显著减少片外匹配组件和芯片面积。
▸实现无SAW滤波器的多频段WCDMA/GPS接收前端，解决FDD系统中TX泄漏对线性度的苛刻要求。
ISSCC 2011Session 10Data Converters65nm CMOS
本文提出一款65nm CMOS工艺的64路时间交织10位ADC，采用分层交织架构和开环缓冲器阵列（前馈采样与反馈SAR模式），实现2.6GS/s采样率、48.5dB SNDR（奈奎斯特频率处），功耗仅480mW，解决了多通道电视频段数字化中低功耗高精度ADC的集成难题。
▸提出64路时间交织架构，结合分层交织与开环缓冲器阵列，在反馈SAR模式下实现前馈采样，降低功耗并提升线性度。
▸集成片上校准技术，补偿通道间失配，在2.6GS/s下达到48.5dB SNDR。
ISSCC 2010Session 4Analog Circuits
该论文提出了一种单次修调的CMOS带隙基准电压源，通过斩波和曲率校正技术最小化非PTAT误差，并用单次室温修调消除残余PTAT误差，从而在-40°C到125°C范围内实现了±0.15%的3σ精度，解决了传统多温度修调带来的成本和高复杂度问题。
▸采用斩波技术来消除放大器失调等非PTAT误差，提高基准精度。
▸引入曲率校正技术，改善带隙基准的温度系数。
ISSCC 2010Session 3RF & Wireless45nm CMOS
本文提出一种采用直接正交电压调制器和高过采样数字前端的45nm WCDMA发射机，旨在消除FDD系统中TX与PA之间的SAW滤波器，同时满足严格的TX噪声地板要求（低于-156dBc/Hz），以支持WCDMA和LTE等应用。
▸提出直接正交电压调制器架构，实现高线性度和低噪声发射。
▸采用高过采样数字前端，有效降低带外噪声并满足FDD系统的RX频段噪声要求。
ISSCC 2009Session 6RF & Wireless45nm CMOS
该论文提出了一种采用直接正交电压调制的低功耗无SAW WCDMA发射调制器，解决了FDD系统中TX噪声对RX路径的干扰问题，实现了在45nm CMOS工艺下的低噪声和高线性度。
▸提出直接正交电压调制架构，消除了对SAW滤波器的需求，降低了功耗和面积。
▸通过优化电路设计，在190MHz偏移处实现低于-155dBc/Hz的TX噪声，满足WCDMA和LTE系统的要求。
ISSCC 2008Session 6RF & Wireless45nm CMOS
该论文设计了一款覆盖0.6-10GHz的宽带接收机前端，采用45nm CMOS工艺，旨在支持软件定义无线电的多频段多模式需求，解决了宽带接收中的线性度和噪声性能问题。
▸实现了0.6-10GHz的超宽带频率覆盖，适用于多种无线标准如蜂窝、WLAN和WPAN。
▸采用45nm CMOS工艺，实现了与数字电路的高集成度，有利于软件定义无线电的片上集成。
ISSCC 2008Session 27Data Converters
本文提出了一种基于反相器的混合ΣΔ调制器，利用数字电路在先进CMOS工艺下的小面积和低功耗优势，替代传统模拟调制器，以缓解模拟设计困难的问题。
▸采用反相器作为关键构建模块，实现ΣΔ调制器的混合架构。
▸通过数字电路代替模拟功能，适应工艺缩放带来的低电压和早期效应挑战。