ISSCC 2026Session 27Clocking & PLLs
该论文提出一种基于环形振荡器的14GHz三阶分数-N锁相环，采用级联子采样延迟锁定环（DLL）和窄脉冲积分器来抑制相位噪声与电源噪声，实现了164fs_rms的超低抖动。通过三态极性可逆SSPD减少DTC范围与带宽退化，并应用延迟校准优化VCDL延迟范围与占空比，解决了高频低抖动PLL的设计挑战。
▸级联子采样DLL在type-II PLL输出端额外抑制相位噪声与电源噪声，提升噪声性能。
▸采用窄脉冲积分器降低子采样DLL中的积分抖动，改善整体抖动。
ISSCC 2026Session 18AI / ML
本文提出SpikeRAM，一种事件驱动的尖峰计算近/内存储器处理器，集成了神经形态传感器，实现了超低功耗（48.1pW/Synapse/Bit）和464M突触的高效率处理，并支持事件驱动的推理与少样本学习。通过灰码权重和三进制梯度优化，减少了86%以上的内存写入次数，解决了边缘感知系统中的实时处理和在线学习问题。
▸提出事件驱动的尖峰计算近/内存储架构（SpikeRAM），结合神经形态传感器，实现异步感知与特征提取。
▸采用灰码权重和三进制梯度技术，减少内存写入次数超过86%，显著降低功耗。
ISSCC 2026Session 14Other150nm GaN HEMT
本文提出一种基于150nm GaN HEMT的40Gb/s 1-to-N VCSEL驱动器，无需预驱动器即可驱动串联或并联的VCSEL阵列。通过共源主数据级和辅助可调偏置级，实现了8mW OMA和480mW功耗，支持40Gb/s NRZ和38Gb/s PAM-4，满足非地面网络对高光调制幅度的需求。
▸提出无需预驱动器的1-to-N VCSEL驱动拓扑，支持串联或并联阵列配置。
▸采用共源主数据级与辅助可调偏置级结构，灵活适配不同VCSEL阵列。
ISSCC 2022Session 14Wireless
本文针对设备到设备（D2D）无线快速充电需求，提出了一种27W输出功率的双向无线功率传输（WPT）系统。采用紧凑的单级调节Class-E功率放大器架构，并引入自适应零电压开关（ZVS）控制，在提升输出功率的同时实现高效率和紧凑设计。
▸采用单级调节Class-E架构，相比传统Class-D方案在相同输入电压下获得更高输出功率（27W），且无需额外分立元件进行阻抗匹配。
▸提出自适应ZVS控制技术，动态调整开关时序以维持零电压开关条件，提高系统效率并降低电磁干扰。
ISSCC 2020Session 4Wireless
该论文提出了一种单天线W波段FMCW雷达前端，通过自适应泄漏消除技术解决了发射机到接收机隔离度不足的问题，适用于便携式消费应用。
▸采用自适应泄漏消除电路，在W波段实现高TX-RX隔离度
▸单天线架构降低了系统尺寸和成本，适用于便携式设备
ISSCC 2018Session 18Digital Circuits
该论文提出了一种500mA模拟辅助数字LDO（Analog-Assisted Digital-LDO）用于片上分布式电源传输网格（DPDG），通过协作调节降低IR drop并改善瞬态响应，解决了传统分布式调节器纹波大和功耗高的问题。
▸提出模拟辅助数字LDO结构，结合数字LDO的低功耗和模拟LDO的快速响应优势。
▸实现分布式电源传输网格中的协作调节机制，有效降低片上IR drop。
ISSCC 2017Session 5Analog Circuits65nm CMOS
本文提出了一种基于反相器的低压差稳压器（LDO），采用65nm CMOS工艺，在最低0.2V电源电压下实现了轨到轨调节和超过-20dB的电源抑制比（PSR），解决了超低压操作下LDO的噪声抑制和调节难题，适用于动态电压频率调整（DVFS）系统中的点负载供电。
▸采用反相器结构设计LDO，实现了在超低电源电压下的轨到轨输出调节范围，克服了传统LDO在低压下的电压裕度限制。
▸在0.2V最低电源电压下达到超过-20dB的PSR，显著提升了超低压场景下的噪声抑制能力。
ISSCC 2017Session 22Wireless
该论文提出了一种用于可见光通信应用的无电感AC输入LED驱动器，实现了8Mb/s的数据传输速率和6.4%的低频纹波。解决了传统LED驱动器难以支持高速调制的问题。
▸采用无电感设计，减小了体积和电磁干扰
▸支持AC输入，可直接从交流电源供电，简化了系统结构
ISSCC 2017Session 2Power Management
本文提出了一种用于LTE 20MHz信号的包络整形跟踪系统，采用多环控制交流耦合架构，在2.4V电源下实现了23.9dBm输出功率、35.7%的功率附加效率（PAE）和-32.1dBc的相邻信道泄漏比（ACLR）。该系统有效解决了传统包络跟踪技术中线性PA效率低的问题，通过包络整形和多环控制提升了整体性能。
▸提出了一种多环控制的交流耦合包络整形跟踪架构，实现了高线性度和高效率的折中。
▸在2.4V低电源电压下实现了23.9dBm输出功率和35.7%的PAE，适用于LTE 20MHz信号，ACLR优于-32.1dBc。
ISSCC 2017Session 10Power Management0.35μm CMOS
该论文提出了一种30MHz混合型降压转换器，通过混合控制架构和快速瞬态响应技术，在1.25A/2ns负载瞬态下实现了36mV的电压跌落和125ns的1%建立时间，解决了现代SoC对快速负载瞬态响应的需求。
▸提出混合型降压转换器架构，结合了电压模式和电流模式控制的优点，实现了高带宽和快速瞬态响应。
▸采用电容电流传感器校准技术和负载瞬态优化方法，显著提升了控制器的响应速度。
ISSCC 2016Session 21Wireless
本文提出一种6.78MHz 6W无线功率接收器，采用3电平（1×/½×/0×）可重构谐振调节整流器，实现单级AC-DC转换与电压调节，解决了传统两级拓扑（整流器+降压转换器）效率低、体积大的问题。
▸提出3电平（1×/½×/0×）可重构谐振调节整流器，通过开关切换实现不同电压增益，无需额外DC-DC变换器。
▸实现单级AC-DC功率转换与调节，相比传统两级结构提高了系统效率并减小了体积。
ISSCC 2016Session 20RF & Wireless65nm CMOS
本文设计了一种工作在86-94.3GHz W波段的CMOS发射机，采用65nm工艺实现了15.3dBm输出功率和9.6%的效率，解决了高频段功率与效率的权衡问题，适用于成像和雷达系统。
▸采用65nm CMOS工艺实现W波段高输出功率发射机，无需SiGe或III-V族材料。
▸通过优化功率放大器与匹配网络，在86-94.3GHz宽带内实现了15.3dBm输出功率和9.6%峰值效率。
ISSCC 2016Session 2RF & Wireless
该论文提出了一种采用级联时间放大时钟偏移子采样技术的3阶2.1GHz锁相环（PLL），通过3阶反馈环路实现大低频环路增益以抑制相位噪声，同时利用级联时间放大技术解决了高阶环路导致的建立时间恶化问题，实现了4.2μs的快速建立时间。
▸提出了级联时间放大时钟偏移子采样技术，在子采样PLL中实现快速建立时间，克服传统子采样PLL建立时间慢的缺点。
▸采用3阶Type-III PLL架构，提供大低频环路增益，有效抑制VCO相位噪声和电源敏感性。
ISSCC 2015Session 25RF & Wireless65nm CMOS
本文提出了一种采用被动缩放环路滤波器的65nm CMOS锁相环，工作频率范围为70.5至85.5GHz，有效解决了传统主动环路滤波器引入额外噪声的问题，实现了全集成且低相位噪声的毫米波频率合成器。
▸采用被动缩放技术替代主动环路滤波器，无需运算放大器，避免了主动噪声引入，同时实现了环路滤波器电容的片上集成。
▸在65nm CMOS工艺上实现了70.5-85.5GHz的宽频率调谐范围，适用于71-86GHz频段的应用需求。
ISSCC 2015Session 20Power Management
该论文提出了一种2/3相全集成开关电容DC-DC转换器，采用体CMOS工艺，旨在解决无线供电系统中整流后高电压（>2V）与数字电路所需低供电电压（<700mV）之间的转换间隙，从而实现高效能量传输，适用于可穿戴设备、生物医学植入物等节能数字电路。
▸提出了2/3相可重构的全集成开关电容转换器架构，提高了电压转换效率和输出灵活性。
▸采用全集成设计，无需外部电感或电容，减小了系统体积并适用于片上电源管理。
ISSCC 2015Session 12Power Management
该论文提出了一种用于生物植入设备的无线功率传输系统，通过使用初级均衡器来扩展耦合和负载范围，解决了因线圈耦合变化和负载变化导致的整流器输出电压不稳定的问题。
▸提出了一种初级均衡器，能够在耦合系数和负载变化时稳定输出电压，无需反馈线缆。
▸实现了宽耦合和负载范围内的自适应功率传输，提高了系统的鲁棒性和效率。
ISSCC 2014Session 4Power Management
这篇论文提出了一种工作于10/30MHz的宽占空比范围降压转换器，采用基于差分差分放大器（DDA）的Type-III补偿器，实现了快速的参考电压跟踪响应，适用于动态电压缩放（DVS）应用。
▸采用基于DDA的Type-III补偿器，在宽占空比范围内实现稳定控制
▸支持10/30MHz双频切换，兼顾轻载效率与快速瞬态响应
ISSCC 2014Session 23Power Management
该论文提出了一种适用于0.15V超低输入电压的能量采集电荷泵，通过开关体偏置和自适应死区时间技术显著提升效率，解决了低电压环境下能量转换效率低的问题。
▸提出开关体偏置技术，动态调整MOSFET体电位以降低阈值电压，实现0.15V超低输入电压启动。
▸引入自适应死区时间控制，根据负载和输入电压变化优化开关时序，减少反向电流和短路损耗。
ISSCC 2014Session 17Analog Circuits
提出一种全集成低 dropout 稳压器 (LDO)，实现了 0.65ns 的响应时间和 3.01ps 的 FoM 值，并在全频谱范围内保持高电源抑制比 (PSR)，解决了 SoC 中对高速、高 PSR LDO 的需求。
▸采用全频谱电源抑制技术，在 GHz 频段内仍保持高 PSR，满足单端模拟/RF 电路需求。
▸通过优化的电路架构实现了极快的负载瞬态响应（0.65ns）和出色的 FoM 值（3.01ps）。
ISSCC 2012Session 15mm-Wave
该论文提出了一种用于60GHz相控阵接收机的4路42.8-49.5GHz本振生成器，并集成了自动相位调谐功能，以解决传统基带调谐算法耗时长的难题。通过自动相位调谐，实现了快速、精确的波束指向控制。
▸提出了一种4路本振生成架构，覆盖42.8-49.5GHz频率范围，适用于60GHz相控阵接收机。
▸集成了自动相位调谐技术，无需基带算法即可快速调整各通道相位，缩短调谐时间。
ISSCC 2010Session 10Power Management
该论文提出了一种用于极性发射机的两相开关混合电源调制器，通过结合线性放大器和开关放大器，解决了传统电源调制器在低功率下效率低、开关损耗高的问题，实现了9%的效率提升。
▸提出两相开关混合拓扑结构，结合线性放大器和开关放大器，提高带宽和效率。
▸通过优化开关频率和相位控制，降低开关损耗，实现9%的效率提升。
ISSCC 2009Session 5Wireline I/O0.13µm CMOS
该论文提出了两种基于LC的注入锁定分频器（ILFD），分别在7GHz和60GHz频率下工作，功耗仅为1.2mW和1.6mW，并采用新技术增强锁定范围，解决了高Q谐振器导致锁定范围窄的问题。
▸提出了一种锁定范围增强技术，通过优化注入方式或电路结构，有效拓宽了传统LC-ILFD的窄锁定范围。
▸实现了两个不同频段（7GHz和60GHz）的低功耗分频器设计，展示了技术在不同频率下的可扩展性和低功耗优势。
ISSCC 2009Session 26Other
该论文提出了一种数字辅助的准V2滞环降压转换器，实现了固定频率操作且无需使用大ESR电容。解决了传统滞环控制频率不固定和依赖大ESR电容的问题，提升了瞬态响应和稳定性。
▸提出准V2控制架构，结合数字辅助实现固定频率操作，避免传统滞环控制的频率变化问题。
▸无需大ESR电容即可实现稳定控制，降低了对电容的依赖和成本。
ISSCC 2008Session 24Analog Circuits0.35µm CMOS
该论文提出了一种0.9V、0.35微米工艺的自适应偏置CMOS低压差线性稳压器（LDO），通过自适应偏置技术优化静态电流和瞬态响应，解决了便携设备中快速负载变化导致的输出电压跌落问题。
▸提出了自适应偏置电路，根据负载电流动态调整偏置电流，实现低静态功耗和快速瞬态响应的平衡。
▸设计了快速环路响应机制，有效抑制了大规模负载跳变时的电压过冲和下冲。