Samsung Electronics

本文提出了一种77GHz 8位嵌套向量和相移器，采用28nm CMOS工艺。通过将单个外向量分裂为两个内向量，并结合峰值误差平滑技术，有效抑制了I/Q失配，实现了0.33°的均方根相位误差和0.065dB的均方根增益误差，核心面积仅0.17mm²，适用于MIMO雷达系统。

本文提出了一种基于亚稳态的真随机数生成器（TRNG），采用二进制搜索和偏移可调比较器，无需预热时间即可工作。该设计对低频噪声、PVT变化和环境攻击具有鲁棒性，并在2nm MBCFET工艺中实现，以20Mb/s速率运行，能量效率1.8pJ/b。

本文提出一款28nm CMOS工艺的6652-PPI微LED AR显示驱动芯片，通过像素级感测与pBIST校准电路实现对电流变化的精确补偿。集成了8位移位寄存器与MSB锁存器实现PWM，并采用自刷新、局部更新和注视点渲染等系统技术，将MIPI带宽降低59.2%，功耗降低40.1%。

本文提出一种基于RC的温度传感器，采用2nm gate-all-around工艺，通过完全堆叠低TCR金属电阻和环形振荡器时间数字转换器（TDC）来最小化硅面积（625μm²）。采用时间偏移压缩技术克服低TCR金属电阻的缺点，在-40~125°C范围内实现±0.5°C（3σ）的精度和12μs的转换时间，精度FoM达到0.017nJ·%²。

提出一种非均衡堆叠的Doherty功率放大器，载波放大器采用共源拓扑，峰值放大器采用N堆叠拓扑，通过理论确定的四分之一波长线提高回退效率。在24-28GHz频段实现5G NR 64-QAM OFDM 100MHz信号下平均功率超过15.8dBm，平均PAE超过16.9%。

该论文探讨了AI时代内存行业面临的“内存墙”挑战，并介绍了内存公司为满足未来AI行业对功耗、性能和容量需求而准备的各种解决方案和技术。

针对LPDDR5移动DRAM中电源噪声引起的时钟抖动问题，提出了一种带二阶自适应补偿的时钟分配网络，在低功耗下有效抑制了抖动。

该论文提出了一种在5nm工艺下实现的全综合数字温度传感器，工作电压0.65V，面积仅1316µm²，通过利用金属线（Wire Metal）作为感测元件实现低功耗高精度。该传感器旨在解决SoC动态热管理中需要大量靠近热源的分布式温度传感器的问题，将感测部分直接插入逻辑区域作为远程探头。

该论文提出了一种全自动硬件驱动的时钟门控架构，用于5nm Exynos移动SoC，通过完整的时钟覆盖管理未使用时钟网络的切换活动，从而降低功耗。解决了移动SoC中时钟源资源昂贵且利用率低导致的功耗浪费问题。

提出了一种全可综合的周期抖动传感器（PJS），无需模拟电路、参考时钟或校准，通过改进随机时间数字转换器（TDC）实现。解决了片上时钟质量评估依赖低噪声模拟电路和额外校准的问题。