ISSCC 2026Session 13Other180nm BiCMOS
该论文提出一种算法拓扑优化框架，能够自动综合非直观的多层宽带毫米波低噪声放大器（LNA），在布局级别同时优化有源和无源器件，从而改善增益、带宽、噪声系数和功耗之间的权衡。通过180nm BiCMOS工艺制造的3级SiGe HBT LNA原型验证了该方法，实现了26.3dB增益、22-46GHz带宽和3.1dB噪声系数。
▸提出一种算法拓扑优化框架，可自主综合非直观的多层宽带毫米波LNA，支持任意级数，无需人工干预。
▸在布局级别直接协同优化有源和无源器件，改善了增益、带宽、噪声系数和直流功耗之间的固有权衡。
ISSCC 2026Session 13OtherBiCMOS
本文提出了一种基于逆向设计的被动耦合N-path滤波器，采用gm增强型HBT开关和非谐振无源网络，以提升动态范围和可调性。通过混合实-二进制逆向设计算法自动插入可变尺寸MIM电容，实现了紧凑的多层低GHz无源结构，覆盖0.8-2.6GHz频率范围。
▸提出混合实-二进制逆向设计算法，能自动在布局中插入可变尺寸MIM电容，实现紧凑多层无源网络。
▸采用gm增强型HBT开关替代传统CMOS开关，改善无源耦合N-path滤波器的动态范围和噪声性能。
ISSCC 2024Session 5Wireless
该论文提出了一种18-21GHz非均匀子采样接收机，通过非均匀离散时间FIR滤波器解决均匀子采样中的破坏性混叠问题，实现了42dB阻塞抑制，芯片面积仅0.072mm²。
▸采用非均匀子采样架构替代传统均匀子采样，避免了对输入信号严格带通滤波的要求，简化了系统设计。
▸引入非均匀离散时间FIR滤波器，在低时钟频率下实现高效信号下变频和阻塞抑制，显著降低面积和功耗。
ISSCC 2023Session 14Digital Circuits28nm CMOS
该论文提出了一种分数-N数字MDLL，通过注入误差加扰和后台三阶DTC延迟均衡器，实现了-67dBc的参考杂散抑制，解决了传统MDLL中DTC非线性导致的杂散问题。
▸提出注入误差加扰技术，将DTC非线性误差随机化，降低分数杂散。
▸引入后台三阶DTC延迟均衡器，自适应校准DTC的非线性，提高线性度。
ISSCC 2022Session 10Data Converters14nm CMOS
本文提出了一种在14nm工艺下实现的8位10GS/s两步时域ADC，通过延迟跟踪流水线SAR TDC技术实现了500fs的时间步长，解决了高速应用中传统电压域时间交织SAR ADC面积和功耗效率低的问题。
▸采用延迟跟踪流水线SAR TDC结构，实现两步时域量化，有效降低了时间步长至500fs。
▸通过两步时域转换替代传统电压域时间交织，显著减小了芯片面积（2850μm²）和功耗（25fJ/转换步）。
ISSCC 2021Session 29Digital Circuits
本文提出了一种分数-N数字MDLL，采用背景两点DTC校准技术，解决了参考时钟与环形振荡器相位不对齐的问题，实现了-60dBc的分数杂散。
▸提出背景两点DTC校准技术，无需额外参考时钟即可自动校正DTC的非线性。
▸采用分数-N数字MDLL架构，结合注入锁定和数字控制，实现了低抖动和低杂散输出。
ISSCC 2021Session 26RF & Wireless
该论文提出了一种5-6GHz电流模式子谐波切换数字功率放大器，通过以次谐波频率切换PA单元来提高功率回退效率，克服了电压模式PA在高频下动态功耗大的问题。
▸提出电流模式子谐波切换架构，适用于更高载波频率，降低动态功耗。
▸通过次谐波频率切换实现功率回退效率提升，适用于高PAPR调制信号。
ISSCC 2021Session 19Wireline I/O
本文提出了一种基于光学相控阵的FMCW LiDAR系统，通过片上校准技术解决阵列相位误差问题，实现了高分辨率三维成像。
▸在光学相控阵FMCW LiDAR中首次引入片上校准机制，有效校正相位误差提升波束指向精度。
▸实现了大规模硅基光学相控阵与FMCW测距的片上集成，降低系统复杂度与功耗。
ISSCC 2020Session 16Data Converters
该论文提出了一种基于单相位域电平交叉和嵌入技术的噪声整形非均匀采样ADC，旨在解决传统连续时间ΔΣ调制器在高带宽需求下所需高采样率、高线性度及环路延迟补偿的挑战。通过非均匀采样和噪声整形技术，实现了40MHz带宽、76.2dB SNDR和78.0dB DR的卓越性能。
▸采用单相位域电平交叉方法实现非均匀采样，避免传统多比较器或复杂时钟方案，降低功耗和复杂度。
▸结合噪声整形技术与嵌入技术（如嵌入式量化器或反馈），在不增加过多过采样率的情况下提升有效分辨率和动态范围。
ISSCC 2020Session 10RF & Wireless
该论文提出了一种无SAW的直接数字射频调制器，采用三电平时间逼近滤波器和可重构双频带Delta-Sigma调制器，解决了5G多频段多标准应用中高带内动态范围和特定带外低噪声的需求。通过可调操作频带设计，实现了更优的实现权衡。
▸提出三电平时间逼近滤波器，有效抑制带外噪声并降低功耗。
▸采用可重构双频带Delta-Sigma调制器，支持多频段操作且无需SAW滤波器。
ISSCC 2019Session 4Power Management
该论文提出了一种基于相间交错和多亚谐波开关技术的数字功率放大器，针对OFDM等高PAPR信号下功率回退效率低的问题，实现了31.4%的平均漏极效率，并支持瓦特级输出功率。
▸提出相间交错(Phase-Interleaved)架构，通过多路交错工作改善功率回退时的效率。
▸采用多亚谐波开关(Multi-Subharmonic Switching)技术，降低开关损耗并提升线性度。
ISSCC 2018Session 26RF & Wireless
该论文提出了一种13阶CMOS可重构射频带通滤波器，通过可调传输零点实现高选择性，旨在替代传统声学滤波器（SAW/BAW），用于无SAW的软件定义无线电（SDR）接收机，以支持多频段、多输入多输出（MIMO）和载波聚合需求。
▸提出13阶CMOS可重构RF BPF，避免了声学滤波器的使用，减小了系统体积。
▸引入可调传输零点，实现了陡峭的滚降和低插入损耗，提高了滤波器选择性。
ISSCC 2018Session 25Wireline I/O
本文提出了一种分数N数字锁相环，通过背景抖噪消除环路来抑制由时间数字转换器或增量累加调制器量化误差引起的分数N杂散。实验结果表明，该设计实现了最差情况下近载波分数杂散优于-62.5 dBc，有效改善了确定性抖动和互调产物。
▸提出了一种背景抖噪消除环路，能够在锁相环正常工作期间持续抑制分数杂散，无需校准或中断操作。
▸采用数字域补偿技术，对量化误差进行实时抵消，从而降低近载波杂散水平。
ISSCC 2018Session 22Data Converters
该论文提出了一种16位12GS/s的单/双速率DAC，采用逐次带通Delta-Sigma调制器架构，实现了在DC至6GHz频率范围内低于-67dBc的三阶互调失真（IM3）。解决了灵活无线/有线发射机中需要高带内频谱纯度（SFDR和NSD）以及信号频带敏捷分配的问题。
▸提出了逐次带通Delta-Sigma调制器架构，实现单/双速率操作，扩展了DAC的灵活性和可用频率范围。
▸通过独特的调制器设计，在12GS/s高采样率下实现了优异的线性度（IM3<-67dBc），覆盖DC-6GHz带宽。
ISSCC 2018Session 15RF & Wireless
本文提出了一种数字频率合成器，通过抖动辅助的拉拽抑制技术，同时处理了数控振荡器和参考路径的耦合问题，有效减轻了多无线电平台中注入拉拽对PLL性能的影响。该设计解决了高速无线收发器中由于功率放大器或邻近PLL干扰导致的频率合成器性能退化难题。
▸提出抖动辅助的拉拽抑制技术，通过数字方式补偿DCO和参考路径的耦合效应。
▸同时处理DCO路径和参考路径的注入拉拽，避免了传统方法仅补偿单一路径的局限性。
ISSCC 2017Session 15Other0.18µm SOI CMOS
本文实现了一个1024单元的可扩展光学相控阵，采用0.18µm SOI CMOS工艺，用于激光雷达（Lidar）系统中的光学波束控制。该设计解决了传统机械式激光雷达体积大、成本高、易出故障的问题，提供了一种低成本、高可靠性的固态光束扫描方案。
▸首次在0.18µm SOI CMOS工艺上实现1024单元的大规模光学相控阵，展示了高集成度与可扩展性。
▸采用可扩展架构，支持单元数量的灵活增加，适用于不同应用场景的激光雷达系统。
ISSCC 2016Session 27Data Converters
提出一种12位2GS/s的双速率混合DAC架构，通过LSB路径过采样和MSB路径奈奎斯特降低电流单元数量，并采用脉冲时序误差预失真和带内噪声消除技术提升线性度，实现了超过74dBc的无杂散动态范围。
▸提出双速率混合DAC架构，结合过采样LSB路径和奈奎斯特MSB路径，减少电流单元数量并降低匹配要求。
▸采用脉冲时序误差预失真技术，补偿高速切换中的时序失配。
ISSCC 2016Session 10Wireline I/O
本文提出了一种带有前馈多音调杂散消除环路的分数-N数字PLL，有效降低了分数杂散和参考杂散，实现了<-73dBc的分数杂散和<-110dBc的参考杂散，解决了PLL中杂散干扰问题。
▸提出前馈多音调杂散消除环路，可同时抑制多个频率的杂散。
▸在分数-N数字PLL架构中实现，无需额外模拟电路，节省功耗和面积。
ISSCC 2015Session 19Wireless
本文提出一种可重构SDR接收机架构，通过增强前端频率选择性，支持带内和带间载波聚合。该架构允许根据信号场景配置不同的滤波轮廓，从而在存在多种期望和非期望信号的宽频率范围内保持高动态范围。解决了未来无线通信中多频带聚合带来的动态范围挑战。
▸提出了一种可配置滤波轮廓的RF前端架构，能够根据信号场景自适应调整，实现带内和带间多信道支持。
▸通过增强前端频率选择性，在宽带SDR接收机中维持高动态范围，克服了多频带聚合时干扰抑制的难题。
ISSCC 2010Session 2RF & Wireless
本文提出了一种基于真实时延的带通多波束阵列，工作在毫米波频段，支持瞬时宽带宽。该设计解决了传统相控阵在宽带宽应用中波束斜视的问题，并实现了多个波束同时独立扫描功能。
▸采用真实时延替代传统相位控制，在宽带宽下避免波束斜视，支持瞬时大带宽多波束操作。
▸提出可同时形成多个独立波束的架构，每个波束可独立指向不同角度，适用于多用户通信和成像系统。
ISSCC 2009Session 22RF & Wireless0.13μm CMOS
本文设计了一款0.13μm CMOS功率放大器，具有超宽瞬时带宽，适用于UWB高分辨率成像系统。该PA能够传输任意瞬时UWB波形，满足FCC规定的峰值EIRP限制，解决了集成CMOS UWB成像收发机中线性放大器的需求。
▸实现了超宽瞬时带宽（覆盖960-3100MHz）的CMOS功率放大器，能够传输任意UWB脉冲波形。
▸采用0.13μm CMOS工艺集成，为完全集成的硅基UWB成像收发机提供了关键的PA模块。
ISSCC 2008Session 6RF & Wireless
本文提出了一种基于CMOS工艺的超宽带（UWB）成像相机，集成了7×7个同时工作的有源像素，实现了二维平面阵列成像，取代了以往一维线性阵列的波束扫描方式。该芯片解决了UWB成像系统在单芯片上实现二维像素阵列与高深度分辨率的关键问题。
▸首次实现7×7有源像素同时工作的集成UWB成像相机芯片，支持二维平面阵列成像。
▸采用CMOS工艺集成多个UWB收发通道，无需外部波束形成器，实现片上同时多像素成像。