ISSCC 2026Session 19Power Management180nm BCD
本文提出一种双升压单电感双输出（DSU-SIBO）转换器用于AMOLED显示。通过集成1:2电荷泵降低电感电流的直流与交流分量，实现94.8%峰值效率；采用2-out-of-3相能量传递方式，每个周期每输出获得两相能量，使输出纹波降低88%。
▸首次将1:2电荷泵融入单电感双输出升压转换器，同时减小电感电流的DC和AC分量以提升效率。
▸提出2-out-of-3-phase能量传递控制策略，每个输出在每周期内接收两相能量，有效抑制输出纹波达88%。
ISSCC 2026Session 19Power Management
本文提出了一种名为piggybacked SC-on-CSCR的片上开关电容转换器，通过消除高压开关并联合利用MOM和MOS电容，实现了5.67mW/mm²的功率密度。该转换器采用模块化设计，支持12-60V宽输入和1.8-5V输出，峰值效率71.5%，并具备快速高压启动保护功能，适用于电动汽车等低压电源场景。
▸提出piggybacked SC-on-CSCR结构，通过消除高压开关和联合利用MOM与MOS电容，显著提高了功率密度。
▸采用芯片级模块化设计，支持宽输入电压范围（12-60V）和可调输出电压（1.8-5V），增强了系统灵活性。
ISSCC 2024Session 9Data Converters
该论文提出了一种13位2MS/s的逐次逼近寄存器型模数转换器（SAR ADC），采用动态电容比较器，实现了2.72fJ/conv的能效。解决了高分辨率SAR ADC中比较器功耗呈指数增长的问题，适用于电池供电应用。
▸提出动态电容比较器结构，通过电容耦合实现低功耗高分辨率比较。
▸设计宽输入共模范围，增强ADC在不同输入条件下的适应性。
ISSCC 2023Session 30Power Management
本文提出一种芯片级联的开关电容变换器，辅助升压技术实现从3.7V电池到1kV高压输出，用于驱动静电和压电执行器。该变换器通过高效无功功率回收，达到>96%的功率效率，解决了微型机器人等领域中极端电压转换和尺寸重量限制的挑战。
▸采用芯片级联(Chip-Cascaded)结构，通过多个IC堆叠实现极高压转换比(3.7V到1kV)。
▸引入辅助升压(Auxiliary Boost)技术，增强输出电压并改善无功功率回收效率。
ISSCC 2022Session 17Wireline I/O
本文提出了一种具有480倍乘法因子的13.2-17.3GHz子采样锁相环（PLL），在仅6.6mW功耗下实现了-248.1dB的FoM。该设计通过优化子采样结构和比例路径，有效解决了大乘法因子下高频频率合成器的相位噪声与功耗挑战。
▸提出一种480倍高乘法因子的子采样PLL架构，在降低功耗的同时保持了低相位噪声性能。
▸设计优化的比例路径，使得在13.2-17.3GHz范围内实现-248.1dB的优异FoM，显著优于传统级联PLL方案。
ISSCC 2021Session 33Wireless
该论文提出了一种600V GaN有源栅极驱动器，采用动态反馈延迟补偿技术，通过相位检测和电荷泵电路实现延迟的自适应调整，从而减少开关损耗。实验结果表明，该技术能够实现22.5%的开启能量节省。
▸提出动态反馈延迟补偿技术，通过相位检测和电荷泵电路实时调整延迟，减少开关损耗。
▸采用电压控制延迟（VCD）电路，根据相位差自动调节栅极驱动信号，提高效率。
ISSCC 2020Session 11Power Management
本文提出了一种全集成谐振开关电容转换器，采用片上双相合并技术，在0.47W输出功率下实现了85.5%的效率。该设计克服了无源器件（特别是电感）集成难度大的问题，为片上电源管理提供了高效方案。
▸首次实现全集成谐振开关电容转换器，无需外部电感，利用片上双相合并技术提升效率。
▸在0.47W功率点达到85.5%的效率，展示了全集成方案在高性能电源管理中的潜力。
ISSCC 2018Session 27Power Management
该论文提出了一种用于近阈值计算(NTC)的片上谐振栅极驱动开关电容转换器，解决了NTC系统中需要大量高效DC-DC转换器的问题。通过谐振栅极驱动技术，实现了70.2%的转换效率，支持数百毫安的重负载。
▸采用谐振栅极驱动技术，降低开关损耗，提高转换效率。
▸针对近阈值计算应用设计，支持快速动态电压缩放和独立核心供电。
ISSCC 2017Session 20Digital Circuits
提出了一种双对称输出开关电容转换器，采用动态功率单元和频率比较机制，通过自动调整功率单元来最小化交叉调节，适用于多输出电源管理。
▸提出双对称输出架构，通过两个对称的开关电容转换器实现独立输出。
▸引入动态功率单元和频率比较环路，根据输出频率差异自动调整功率单元分配，有效抑制交叉调节。
ISSCC 2017Session 10Power Management
该论文提出了一种数字控制的混合开关电容转换器，用于双向平衡和阻抗管理，实现了94.8%的峰值效率，旨在解决电化学储能系统中效率低、成本敏感的问题。
▸提出混合开关电容拓扑，结合数字控制实现高效率双向能量平衡。
▸通过数字控制优化开关时序，减少损耗，达到94.8%峰值效率。
ISSCC 2016Session 21Wireless
该论文提出了一种单周期最大功率点跟踪（MPPT）电荷泵能量采集器，采用基于晶闸管的压控振荡器（VCO），无需存储电容。解决了传统可重构电荷泵缺乏启动和自维持能力的问题，实现了低功耗、高效率的能量采集。
▸提出单周期MPPT算法，实现快速最大功率点跟踪而不需要外部存储电容。
▸采用基于晶闸管的VCO，能够在极低初始电压下自启动，确保能量采集器的自维持能力。
ISSCC 2015Session 20Power Management
本文提出了一种适用于物联网的可重构电荷泵能量收集器，通过二维最大功率点跟踪（MPPT）技术，实现了0.45V至3V的宽输入电压范围，解决了传统单转换比电荷泵因输入范围窄导致的电荷再分配损失问题。
▸提出可重构电荷泵结构，支持宽输入电压范围（0.45V-3V），适应不同能量源和环境变化。
▸引入二维MPPT技术，同时优化转换比和开关频率，提升能量收集效率。
ISSCC 2014Session 4Power Management
该论文提出了一种2相谐振开关电容转换器，实现了4.3W的输出功率和0.6W/mm²的功率密度，效率达到85%。解决了移动设备和性能计算中全集成电源转换器对高功率密度和高转换比的需求。
▸采用2相谐振开关电容架构，通过谐振实现软开关，降低开关损耗并提高效率。
▸实现了高功率密度（0.6W/mm²）和高效率（85%）的平衡，适用于全集成电源转换。
ISSCC 2014Session 28Wireless40nm CMOS
该论文提出了一款面向802.11ac的分数-N频率合成器，通过多种技术同时实现了紧凑面积、低噪声和快速校准。解决了传统PLL中电荷泵和环路滤波器面积大、噪声高的问题。
▸采用数字辅助技术减小环路滤波器和电荷泵面积，同时抑制带内噪声。
▸通过改进VCO谐振腔品质因数降低带外噪声，无需额外面积开销。
ISSCC 2014Session 23Power Management65nm CMOS
本文在65nm bulk CMOS工艺中设计了一个34V的电荷泵，用于MEMS振荡器的高压偏置。通过创新的电路拓扑和器件堆叠技术，克服了低电压工艺中阱/衬底击穿电压的限制，实现了高电压输出。
▸提出了一种在65nm bulk CMOS中实现34V电荷泵的电路架构，通过串联晶体管和动态阱偏置避免击穿。
▸采用多级电荷泵与电压调节技术，在低压工艺下稳定输出34V高压。
ISSCC 2014Session 23Power Management
该论文提出了一种适用于0.15V超低输入电压的能量采集电荷泵，通过开关体偏置和自适应死区时间技术显著提升效率，解决了低电压环境下能量转换效率低的问题。
▸提出开关体偏置技术，动态调整MOSFET体电位以降低阈值电压，实现0.15V超低输入电压启动。
▸引入自适应死区时间控制，根据负载和输入电压变化优化开关时序，减少反向电流和短路损耗。
ISSCC 2012Session 14Digital Circuits65nm CMOS
该论文提出了一种数字稳定的Type-III锁相环（PLL），采用环形压控振荡器（VCO），在65nm CMOS工艺下实现了1.01psrms的集成抖动。通过粗调路径增加一个原点极点，将传统Type-II PLL转换为Type-III结构，有效降低了由于KVCO增益较大引起的电荷泵和环路滤波器相位噪声贡献，同时保持了宽调谐范围。
▸提出Type-III PLL架构，利用粗调路径的窄带宽模拟滤波器增加原点极点，在不增加输出抖动的前提下实现宽调谐范围。
▸采用数字稳定技术，优化环路参数，进一步抑制噪声，实现低抖动性能。
ISSCC 2011Session 5Clocking & PLLs
该论文提出了一种0.4至3GHz的数字锁相环（DPLL），通过确定性后台校准技术实现电源噪声抑制，解决了传统DPLL中TDC量化误差与振荡器相位噪声之间的带宽折衷问题，从而在宽频率范围内降低抖动。
▸提出了一种基于确定性后台校准的电源噪声消除技术，无需额外模拟电路即可有效抑制电源噪声对DPLL性能的影响。
▸通过数字环路滤波器的动态重构，实现了灵活的环路响应设置，优化了锁定行为并降低了抖动。
ISSCC 2008Session 28Digital Circuits
该论文提出了一种工作在8-10GHz的低抖动分布式延迟锁定环（DLL），用于生成多相时钟。通过分布式架构解决了传统DLL在高频下因延迟单元失配导致的相位不准确问题。
▸提出分布式DLL架构，适用于8-10GHz高频多相时钟生成。
▸通过分布式设计降低延迟单元失配影响，实现低抖动性能。