ISSCC 2026Session 6mm-Wave
该论文提出了一种基于N路径滤波器架构的新型全双工射频消除器，通过滤波器堆叠实现无源抽头合并以降低噪声系数退化，并采用子周期旋转技术扩展频率偏移范围，结合机器学习算法优化配置，解决了宽带高自干扰功率下的低噪声消除难题。
▸提出基于N路径滤波器堆叠的无源抽头合并架构，显著降低噪声系数退化。
▸采用子周期旋转技术，使旋转时钟路径无源频率偏移的最大频率偏移量翻倍，实现宽带自干扰消除。
ISSCC 2026Session 25Hardware Security16nm FinFET
提出了一种名为TinyPAD的探测攻击检测器，在16nm FinFET工艺下实现166µm2/lane的超小面积，能够检测芯片间接口上的电容变化以抵御物理探测攻击。该检测器支持高达82pF的负载和0.2pF的最小可检测电容，在-40~125°C和0.65-1.2V供电范围内鲁棒工作，并与5通道8Gb/s/lane的芯片间接口集成，相比现有技术实现了3.3倍更大负载、2.5倍更小检测电容、1.3倍更宽温度和1.2倍更宽电压范围，同时面积开销降低11倍。
▸采用面积仅166µm2/lane的紧凑结构，实现探测攻击检测，适用于高密度芯片间互连。
▸通过变容检测技术，在宽温度（-40~125°C）和宽电压（0.65-1.2V）范围内保持鲁棒性，最小可检测电容达0.2pF。
ISSCC 2024Session 16Digital Processors28nm CMOS
该论文提出了一种名为PACTOR的变化容忍探针攻击检测器，用于2.5Gb/s×4通道的片间接口，在28nm CMOS工艺中实现。它解决了PCB信号迹线被探针攻击导致数据传输窃听的安全威胁，无需依赖传统加密方法的高功耗和延迟。
▸设计了一种变化容忍的探针攻击检测电路，能够在不影响高速数据传输的情况下检测外部物理攻击。
▸实现了四通道并行接口的集成检测，每个通道支持2.5Gb/s数据速率，适用于多芯片互连场景。
ISSCC 2021Session 9Digital Processors
该论文提出了一种基于脉冲域除法能量（Spike-Domain Divisive Energy）的声学特征提取器，能够在背景噪声和工艺变化下保持鲁棒性，功耗仅为109nW，解决了传统噪声依赖训练方法在不同信噪比和噪声类型下精度下降的问题。
▸提出脉冲域除法能量计算，通过脉冲域处理增强对背景噪声和工艺变化的容忍度。
▸实现超低功耗109nW的声学特征提取，适用于始终开启的关键词检测应用。
ISSCC 2021Session 26RF & Wireless
该论文提出了一种阻抗变换N-path滤波器，能够实现被动电压增益，解决了传统电感/变压器在硅基集成中面积大、品质因数低和调谐困难的问题。通过利用线性周期时变（LPTV）N-path结构，实现了新的滤波和阻抗变换功能。
▸提出了一种具有阻抗变换能力的N-path滤波器，无需电感即可实现被动电压增益。
▸利用LPTV技术实现了高Q值可调滤波，克服了片上电感/变压器的局限性。
ISSCC 2021Session 11Wireline I/O65nm
本文提出了一种基于注入锁定技术的多相时钟发生器，工作在7GHz，可产生8相时钟，并集成7位相位插值器，用于高速有线通信系统中的时钟恢复和相位调整。该设计在65nm工艺下实现了高精度和低噪声性能，解决了传统多相时钟发生器在频率和相位误差补偿方面的挑战。
▸采用多相位注入锁定技术，实现了低抖动、高精度的8相7GHz时钟生成。
▸集成了7位相位插值器，可对相位进行精细调整，提高时钟恢复的准确性。
ISSCC 2020Session 29RF & Wireless
该论文提出了一种基于N路径负跨阻的高性能隔离器和陷波滤波器，解决了传统有源负阻电路在损耗补偿时易振荡、噪声和线性度差的问题。通过线性周期时变电路实现了高Q值可调带通/带阻滤波。
▸提出N路径负跨阻概念，利用LPTV电路实现高Q值可调滤波。
▸设计了一种新型隔离器结构，在保持高性能的同时避免了传统负阻电路的振荡风险。
ISSCC 2020Session 29RF & Wireless0.18µm SOI
本文提出一种基于开关电容时钟升压技术的非磁性0.18µm SOI环形器，实现了多瓦功率处理能力。通过三项创新，解决了集成环形器在功率处理、插入损耗和面积上的瓶颈。
▸开关电容时钟升压方案，提升功率处理能力。
▸高布拉格频率准分布式传输线结构，降低插入损耗。
ISSCC 2019Session 28WirelessSOI CMOS
Non-Magnetic 60GHz SOI CMOS Circulator Based on Loss/Dispersion-Engineered Switched Bandpass Filters
该论文提出了一种基于损耗/色散工程开关带通滤波器的非磁性60GHz SOI CMOS环形器，解决了现有非互易组件架构在毫米波频段扩展性差和损耗高的问题。通过时空调制技术实现了同时同频全双工通信和FMCW雷达应用。
▸提出损耗/色散工程开关带通滤波器架构，实现60GHz非磁性环形器，克服了传统开关调制和变容管调制在毫米波频段的高损耗问题。
▸利用SOI CMOS工艺的开关特性，通过时空调制实现非互易性，无需磁性材料，适合片上集成。
ISSCC 2019Session 28Wireless
该论文提出了一种工作于434MHz的唤醒接收器，采用时域积分器替代传统高Q前端电感，实现了0.42nW的超低功耗和-79.1dBm的灵敏度，解决了高频下小天线尺寸与高灵敏度之间的矛盾。
▸首次在434MHz频段实现低于1nW功耗的唤醒接收器，通过时域积分器避免了高Q电感对工作频率的限制。
▸采用时间域信号处理技术，在极低功耗下达到-79.1dBm的灵敏度，适用于小尺寸天线系统。
ISSCC 2018Session 15RF & Wireless
该论文提出了一种无分频器的参考采样RF PLL，通过创新的参考采样技术打破了传统PLL中抖动FOM与参考杂散之间的权衡，实现了-253.5dB的抖动FOM和低于-67dBc的参考杂散。
▸提出参考采样架构，无需分频器，从根本上降低了环路噪声。
▸通过优化采样机制和环路带宽，同时实现了极低的抖动和参考杂散，突破了传统PLL的性能瓶颈。
ISSCC 2017Session 24Wireless
本文提出了一种0.1-3.1GHz的4元素MIMO接收机阵列，支持模拟/RF域任意空间滤波，解决了传统数字阵列因缺乏RF/模拟空间干扰抑制而面临的动态范围挑战，能够同时抑制多个不同功率的空间干扰信号。
▸首次在模拟/RF域实现任意空间滤波（而非单一陷波），可同时抑制多个空间干扰信号。
▸采用4元素MIMO接收机阵列架构，覆盖0.1-3.1GHz宽频带，支持多输出以兼容MIMO应用。
ISSCC 2017Session 20Digital Circuits
本文提出了一种基于事件驱动控制的数字低压差稳压器（LDO），实现了完全集成的100pF输出电容，在0.5V输入电压下提供1.44mA级别的负载电流。该设计通过事件驱动方案大幅降低了输出电容需求，避免了传统高频数字LDO的功率效率问题。
▸事件驱动（ED）控制方案代替传统同步时钟，显著减小所需输出电容，实现完全片上集成。
▸在超低输入电压（0.5V）下实现数字LDO，适用于近阈值电压供电场景。
ISSCC 2017Session 19Clocking & PLLs
该论文提出了一种基于环形振荡器的子采样锁相环，并采用时间域环路滤波器，实现了极小的芯片面积（0.0049mm²）和低抖动性能（抖动FOM为-236.2dB），解决了传统环形振荡器PLL面积大、相位噪声差的问题。
▸采用子采样技术结合环形振荡器，大幅降低面积并保持低抖动
▸引入时间域环路滤波器替代传统模拟环路滤波器，进一步减小面积并改善噪声性能
ISSCC 2017Session 18Wireless
该论文提出了一种高线性度、集成无磁环行器接收机，用于全双工无线通信，解决了共享天线接口中低损耗、低噪声、高TX-RX隔离和大TX功率处理的问题。通过非互易有源共享天线双工方案，实现了优于传统互易接口的性能。
▸提出了一种集成无磁环行器接收机架构，利用非互易性实现高TX-RX隔离，避免了磁性材料的使用。
▸实现了高线性度和低噪声性能，同时支持大功率TX信号处理，适用于全双工无线系统。
ISSCC 2017Session 17Wireline I/O
提出一种基于时空电导调制的28GHz无磁非互易无源CMOS环形器，解决了硅基毫米波系统中低损耗共享天线接口的难题，实现了高线性度、隔离度和带宽。
▸首次在CMOS工艺中实现无磁非互易环形器，利用时空电导调制打破洛伦兹互易性。
▸采用无源结构实现低损耗和高线性度，适用于毫米波5G基站和全双工系统。
ISSCC 2017Session 13RF & Wireless
该论文提出了一种工作在2.2GHz、输出功率超过1W的开关电容数字功率放大器，通过宽带宽混合域多抽头FIR滤波技术有效抑制带外噪声，解决了数字发射机中带外发射问题。
▸采用开关电容结构实现数字功率放大器，在2.2GHz频率下输出功率超过1W。
▸提出混合域（模拟与数字）多抽头FIR滤波技术，在宽带宽内抑制带外量化噪声，无需传统模拟重建滤波器。
ISSCC 2016Session 9Wireless65nm CMOS
该论文提出了一种集成磁隔离器功能的非互易环行器，基于N-path滤波器技术，用于全双工接收机中的自干扰消除。解决了传统磁性环行器无法集成的问题，实现了高隔离度和低功耗的片上自干扰抑制。
▸首次在CMOS工艺中实现基于N-path滤波器的非互易环行器，无需磁性材料。
▸将环行器与基带自干扰消除电路集成在同一接收机中，实现高隔离度。
ISSCC 2016Session 9Wireless
该论文提出了一种用于载波聚合的超低噪声频率转换正交混合接收机架构，解决了宽带接收机在多频段组合下噪声性能与复杂度的权衡问题。通过频率转换和正交混合技术，实现了低噪声系数和宽频带覆盖。
▸提出频率转换正交混合架构，结合无源混频器和正交混合耦合器，实现低噪声和宽频带。
▸采用噪声抵消技术，在保持低噪声系数的同时支持多频段载波聚合。
ISSCC 2016Session 9Wireless
该论文提出了一种可扩展的0.1-1.7GHz空谱滤波4元素MIMO接收器阵列，通过空间陷波抑制技术解决了多天线接收器中ADC动态范围受限的问题，实现了灵活的数字波束成形和MIMO支持。
▸提出空谱滤波技术，在射频/模拟域同时进行空间和频谱滤波，提升干扰抑制能力。
▸实现空间陷波抑制，能够自适应地抑制特定方向的空间干扰，增强接收器动态范围。
ISSCC 2016Session 8Digital Circuits
该论文提出一种基于事件驱动PI控制的全集成低压差稳压器（LDO），通过事件驱动方式缩短控制环路延迟，从而无需片外大输出电容，实现了低功耗和小面积集成。
▸提出事件驱动PI控制算法，仅在负载变化时触发控制动作，大幅降低功耗和环路延迟。
▸实现全集成LDO，无需片外输出电容，适用于SoC多电源域。
ISSCC 2015Session 14Digital Processors
本文提出一种原位传感技术，用于在SRAM寄存器文件中直接测量PMOS晶体管的阈值电压退化，从而感知负偏置温度不稳定性（NBTI）老化效应。该技术能够在现场工作，并对温度和电压变化具有鲁棒性，为动态可靠性管理（DRM）提供基础。
▸提出一种直接在SRAM位单元中感知PMOS阈值电压的原位技术，无需额外测试结构。
▸该技术能够在现场（in-field）工作，且对温度和电压变化具有鲁棒性，适用于实际运行环境。
ISSCC 2014Session 20Wireless
本文提出了一种具有低噪声有源两点抵消技术的宽带接收机，用于抑制超过0dBm的发射机泄漏和发射机噪声，解决了由于天线/双工器隔离度降低导致的强带外调制发射泄漏问题。该设计提高了接收机对阻塞信号的容忍度，适用于软件定义无线电和FDD系统。
▸提出了一种有源两点抵消架构，在接收机前端同时抑制发射泄漏和发射噪声，实现超过0dBm的泄漏抑制能力。
▸采用低噪声设计，避免抵消电路本身引入额外噪声，保持接收机灵敏度。
ISSCC 2013Session 25Wireless
该论文提出了一种自占空比和同步的超宽带（IR-UWB）接收机SoC，通过基于时钟数据恢复（CDR）的位级占空比技术解决了接收机同步和功耗挑战。实现了375pJ/b的能效和-76.5dBm的灵敏度，数据速率为2Mb/s。
▸提出了一种全位级占空比的IR-UWB接收机架构，实现自同步和低功耗运行。
▸采用基于CDR的同步机制，无需额外的高频参考时钟，降低了系统复杂度。
ISSCC 2010Session 11mm-Wave90nm CMOS
该论文提出了一种工作于24-26GHz的4通道4波束时空RAKE雷达收发机，采用90nm CMOS工艺，用于车载雷达应用。通过多天线MIMO技术和时空RAKE处理，有效对抗多径反射干扰，提升雷达在复杂环境中的检测能力。
▸首次提出集成4通道4波束的时空RAKE雷达收发机，在24-26GHz频段实现多波束同时接收与处理。
▸将无线通信中的RAKE接收机概念引入车载雷达，通过时空联合处理抑制多径效应，提高目标检测精度。
ISSCC 2008Session 7Other
本文提出了一种256×256 CMOS微电极阵列，用于对急性脑切片进行细胞外神经刺激。该阵列解决了传统刺激方法空间分辨率低、刺激位点数量有限的问题，实现了高密度、高吞吐量的神经刺激。
▸首次实现了256×256像素的高密度CMOS微电极阵列，用于神经刺激，相比传统被动MEA具有更高的空间分辨率和刺激位点数量。
▸阵列集成在CMOS芯片上，可实现每个电极的独立寻址和刺激控制，提高了刺激的灵活性和精度。
ISSCC 2008Session 30Data Converters
该论文提出了一种无时钟的ADC/DSP/DAC系统，通过消除采样和时钟信号，实现了无混叠、无杂散频率且功耗随输入活动动态降低的特性，适用于助听器等便携实时应用。该系统是首个实现连续时间数字信号处理的尝试。
▸提出无时钟架构，消除采样和时钟，避免了传统DSP中的混叠和时钟相关杂散频率。
▸实现活动相关功耗，输入活动减小时功耗自动降低，适合便携应用。
ISSCC 2008Session 19Clocking & PLLs
该论文提出了一种3GHz分数N全数字锁相环（ADPLL），通过精确的时间数字转换器（TDC）校准和失配校正技术，解决了传统TDC线性度不足导致杂散含量高的问题，实现了宽带操作和低杂散性能。
▸提出了一种精确的TDC校准方法，提高了TDC的线性度，降低了量化噪声。
▸引入了失配校正技术，补偿了TDC单元间的失配，进一步改善了PLL的杂散性能。