ISSCC 2025Session 36RF & Wireless28nm CMOS
该论文提出了一种基于28nm CMOS工艺的64Gb/s 16-QAM内差相干光接收机，通过创新的DSP技术解决了短距离光链路中非相干格式扩展困难的问题，实现了高数据吞吐量和低功耗。
▸采用内差相干检测架构结合16-QAM调制，显著提升数据吞吐量。
▸开发了先进的数字信号处理技术，用于精确的偏振、相位和符号定时恢复。
ISSCC 2024Session 25Other
该论文提出使用量子点锁模激光梳状源实现短距硅光子互连，旨在替代传统电互连。通过紧凑型光子集成电路，实现了1Pbps聚合容量和0.1pJ/bit的超低能耗。
▸采用量子点锁模激光器作为多波长光源，提高能效和集成度。
▸在硅光子平台上集成激光器与调制器，缩短光互连距离至板级和封装内。
ISSCC 2024Session 18RF & Wireless16nm CMOS
该论文实现了一个采用16nm CMOS工艺的600Gb/s DP-QAM64相干光收发前端，包含4个105GS/s的8位ADC和DAC。通过精确建模时钟通道的传输线效应，降低了时钟抖动和歪斜，实现了高速率下的低误码率传输。
▸实现了4通道105GS/s 8位ADC和DAC的集成，支持600Gb/s DP-QAM64相干光传输。
▸通过精确建模1.2mm时钟通道的传输线效应，降低了时钟抖动和随机歪斜，保证了ADC/DAC的同步性能。
ISSCC 2023Session 13Other
本文提出了一种基于CMOS兼容硅光子学的可重构光学模拟处理器（SiROAP），包含4x4光学网格。该处理器旨在利用光子技术实现高性能模拟计算，克服电子学的局限，为后摩尔时代提供新方案。
▸提出一种可重构硅光子光学模拟处理器架构
▸采用4x4光学网格实现灵活的光互联和计算
ISSCC 2023Session 13Other180nm CMOS
该论文提出在180nm体CMOS工艺中实现减法光子波导耦合光电探测器，解决了当前硅光子学工艺（SOI）成本高或缺乏有源电子电路的问题。通过将光子器件直接集成到标准CMOS中，实现了低成本、高集成度的光电-电子系统，适用于复杂成像、光互连和自校正光子电路等领域。
▸首次在180nm体CMOS工艺中实现波导耦合光电探测器，无需昂贵的SOI衬底，降低了制造成本。
▸采用减法制造方法，在标准CMOS后端工艺中集成光子波导和探测器，兼容现有电子电路。
ISSCC 2023Session 12RF & Wireless
该论文提出了一种用于3.2pJ/b 24Gb/s QPSK相干光接收机的载波相位恢复环路，旨在解决短距离光互连中传统IM-DD链路数据速率提升困难的问题，通过低功耗相干接收方案实现高能效高速数据传输。
▸提出了一种低功耗载波相位恢复环路架构，适用于QPSK相干光接收机，实现了3.2pJ/b的能效。
▸在24Gb/s数据速率下实现了完整的相干接收功能，为短距离数据中心互连提供了高能效替代方案。
ISSCC 2023Session 12RF & Wireless7nm CMOS + 45nm silicon photonics
该论文提出了一种基于堆叠7nm CMOS和45nm硅光子芯片的波分复用（WDM）接收机，实现了每根光纤7×50Gb/s的传输速率和0.96pJ/b的能效。解决了数据中心中分布式计算架构对高带宽、低功耗光学互连的需求。
▸采用堆叠7nm CMOS与45nm硅光子芯片的异构集成，优化了信号完整性和功耗。
▸实现了每根光纤7通道WDM接收，每通道50Gb/s，总速率350Gb/s，能效仅0.96pJ/b。
ISSCC 2022Session 17Wireline I/O28nm CMOS
该论文提出了一种3D集成的100Gb/s PAM-4光发射机，采用分段SiP MOSCAP调制器和2通道28nm CMOS驱动器，实现了2.4pJ/b的高能效，解决了数据中心对高带宽密度和低功耗光互连的需求。
▸首次采用3D集成技术将分段SiP MOSCAP调制器与CMOS驱动芯片集成，避免了微环调制器的带宽-相位效率权衡问题。
▸通过分段调制器结构实现高效率PAM-4调制，结合2通道并行架构达到100Gb/s总速率。
ISSCC 2022Session 17Wireline I/O28nm CMOS
该论文提出了一种基于模拟域处理的DP-QPSK相干光接收机，在28nm CMOS工艺下实现了200Gb/s的数据速率和4.6pJ/b的能效，解决了传统ADC-DSP方案在短距光互连中功耗过高的问题。
▸采用全模拟信号处理架构替代传统的ADC-DSP方案，显著降低功耗。
▸实现了200Gb/s的DP-QPSK相干接收，能效仅为4.6pJ/b。
ISSCC 2021Session 11Wireline I/O28nm CMOS
该论文提出一种集成了TIA、前馈均衡器和直接反馈判决反馈均衡器的100Gb/s PAM-4光接收机，采用28nm CMOS工艺，实现了-8.3dBm的灵敏度。解决了传统分立式BiCMOS TIA与ADC+DSP SerDes方案功耗高的问题，为数据中心的低成本高速光互连提供了集成解决方案。
▸在28nm CMOS工艺中首次完整集成了TIA、FFE和直接反馈DFE，实现了100Gb/s PAM-4光接收机的单片集成。
▸通过优化的电路架构实现了-8.3dBm的高灵敏度，同时降低了系统功耗。
ISSCC 2020Session 12Wireline I/OBiCMOS
本文介绍了一款采用BiCMOS工艺的4通道200Gb/s PAM-4光收发器，集成了硅光子前端，旨在满足数据中心对高网络容量的需求。该设计通过单片集成电光IC降低了离散收发器的成本和功耗。
▸首次实现4通道200Gb/s PAM-4 BiCMOS收发器与硅光子前端单片集成，适用于千兆以太网应用。
▸采用BiCMOS工艺优化了高速模拟电路与光子器件的协同设计，提高了信号完整性。
ISSCC 2020Session 12Wireline I/O
该论文提出了一种基于微环调制器的3D集成硅光子发射机，实现了112Gb/s PAM-4传输，并通过集成非线性均衡解决了微环调制器带宽与相效率的权衡问题。
▸采用3D集成技术将硅光子芯片与CMOS电子芯片堆叠，减少寄生效应，提高带宽和能效。
▸在发射机中集成非线性均衡电路，补偿微环调制器的非线性失真，实现高速度PAM-4信号传输。
ISSCC 2019Session 30Wireline I/O
本文提出一种用于硅光子相干通信的驱动器，实现了6V摆幅、3.6% THD和超过40GHz带宽，通过4.5倍带宽扩展技术，支持272Gb/s双偏振16-QAM调制。解决了传统LiNbO3调制器和III-V驱动器体积大、不适合高容量数据中心的问题。
▸采用带宽扩展技术实现4.5倍带宽提升，同时保持高线性度（3.6% THD）和大摆幅（6V）。
▸在硅光子平台上集成高性能驱动器，替代传统的LiNbO3和III-V方案，实现紧凑、高容量的相干光发射机。
ISSCC 2019Session 29Quantum & Photonics65nm CMOS
该论文实现了单片集成的光学相控阵（OPA），采用3D集成硅光子学与65nm CMOS工艺，用于激光雷达和自由空间光通信。解决了传统分立组件系统成本高、体积大、鲁棒性差的问题。
▸首次在65nm CMOS工艺上通过3D集成实现单芯片光学相控阵，大幅降低系统尺寸和成本。
▸利用硅光子学与CMOS电路的紧密集成，提升波束控制的精度和稳定性。
ISSCC 2018Session 16Wireline I/O14nm FinFET
该论文提出了一种56Gb/s的突发模式NRZ光接收机，通过快速上电和CDR锁定技术（6.8ns）实现自适应光链路的细粒度功率门控，以降低数据中心低利用率链路的功耗。
▸提出6.8ns快速上电和CDR锁定技术，支持突发模式操作，实现链路空闲时快速关断和唤醒。
▸采用14nm FinFET工艺设计，在56Gb/s速率下实现低功耗和高能效。
ISSCC 2017Session 29Wireline I/O45nm SOI CMOS
该论文提出了一种基于环形谐振器光学DAC的40Gb/s PAM-4发射机，采用未修改的45nm SOI CMOS工艺实现硅光子链路，解决了传统电光调制器功耗高、集成度低的问题。
▸利用环形谐振器作为光学数模转换器（DAC），直接生成PAM-4光信号，避免了复杂的电学DAC和调制器驱动。
▸在标准45nm SOI CMOS工艺中集成硅光子器件，无需额外工艺修改，降低了制造成本和复杂度。
ISSCC 2015Session 22Wireline I/O
该论文提出了一种基于1310nm波长的3D集成硅光子马赫-曾德尔发射机，采用多级CMOS驱动器，总功耗仅275mW，实现了6dB的调制性能。旨在解决数据中心和高性能计算中高能效、低成本高速互连的需求。
▸首次将硅光子马赫-曾德尔调制器与CMOS驱动器通过3D集成技术实现单片化，降低了寄生效应和功耗。
▸设计了一种多级CMOS驱动器架构，在低功耗下实现高速调制，总功耗仅275mW。
ISSCC 2015Session 22Wireline I/O0.13μm SiGe BiCMOS
该论文提出了一种采用0.13μm SiGe BiCMOS工艺的四通道25.78Gb/s重定时器IC，用于光链路。它解决了多通道高速光链路中无需外部时钟的重定时问题，通过集成参考时钟-less的时钟数据恢复（CDR）电路，实现了高密度、低功耗的收发器。
▸实现了每通道25.78Gb/s的四通道参考时钟-less重定时器，无需外部时钟源。
▸采用0.13μm SiGe BiCMOS工艺，在高速率下实现低功耗和高集成度。
ISSCC 2015Session 22Wireline I/O
该论文提出了一种基于WDM环的4×20Gb/s混合CMOS硅光子收发器，解决了短距离光链路中高带宽和低成本的需求。通过集成硅光子器件和CMOS电子电路，实现了高聚合收发器带宽。
▸采用WDM环结构实现4通道20Gb/s的并行光收发，提高了带宽密度。
▸混合集成CMOS电子电路与硅光子器件，降低了系统成本和功耗。
ISSCC 2015Session 22Wireline I/O28nm FDSOI CMOS
本文提出一种4-11GHz注入锁定四分之一速率时钟方案，用于自适应光学接收机，在28nm FDSOI工艺中实现153fJ/b的能效，解决了注入锁定振荡器锁定范围窄的问题。
▸设计具有宽锁定范围（4-11GHz）的环形注入锁定振荡器，适用于宽带应用。
▸利用注入锁定振荡器直接产生四分之一速率正交时钟，无需分频器，降低功耗和面积。
ISSCC 2015Session 22Wireline I/O28nm CMOS and SOI
该论文提出了一种在28nm CMOS和SOI平台上实现的25Gb/s混合集成硅光子收发器，解决了高速光互连中的功耗和集成度问题。通过将硅光子器件与CMOS电子电路混合集成，实现了低功耗、高速率的数据传输。
▸采用28nm CMOS与SOI硅光子工艺的混合集成方案，实现了25Gb/s的高速光收发。
▸通过优化光器件和电路设计，降低了功耗并提高了集成度。
ISSCC 2014Session 8Wireline I/O28nm CMOS
该论文提出了一种共享电感结构的光接收机，在28nm CMOS工艺下实现了28Gb/s的数据率和1pJ/b的能效，同时将芯片面积减少了56%，解决了传统电感峰化占用面积大的问题。
▸提出共享电感结构，有效减少芯片面积56%
▸实现28Gb/s高速率且能效仅1pJ/b
ISSCC 2013Session 7Wireline I/O
该论文提出了一种采用判决反馈均衡和无限脉冲响应均衡（DFE-IIR）的光接收器，用于解决高速光互连中的符号间干扰问题。通过结合DFE与IIR滤波器，实现了低功耗、高灵敏度的光接收，适用于芯片间光互连。
▸将DFE与IIR均衡结合用于光接收器，相比传统均衡器更有效地补偿信道失真。
▸针对硅光子学平台设计，在保持高灵敏度的同时实现低功耗，适用于未来高带宽计算系统。
ISSCC 2013Session 7Wireline I/O
本文提出了一种基于环形谐振器的硅光子收发器，通过偏置波长稳定和自适应功率灵敏度技术解决了环形谐振器在硅光子链路中的可靠性和鲁棒性挑战。该设计实现了距离无关的带宽扩展，适用于波分复用系统。
▸提出基于偏置的波长稳定技术，无需额外热调谐即可补偿工艺和温度变化引起的谐振波长漂移。
▸引入自适应功率灵敏度机制，根据链路条件动态调整接收器灵敏度，优化功耗与性能平衡。
ISSCC 2013Session 7Wireline I/O65nm CMOS
本文提出一种基于65nm CMOS的4×25-28Gb/s光接收机，通过偏移消除TIA和增大跨阻降低噪声，实现-9.7dBm的高灵敏度，功耗仅4.9mW/Gb/s，适用于板间互连。
▸采用带偏移消除器的TIA，将峰值电流变化减少96%
▸通过提高跨阻将输入噪声从3.5μArms降至2.6μArms
ISSCC 2013Session 7Wireline I/O0.13µm BiCMOS
该论文设计了一个四通道25Gb/s跨阻放大器（TIA），采用0.13µm BiCMOS工艺，总功耗仅270mW，串扰惩罚低于0.15dB。解决了多通道并行光接收机中因通道间串扰导致的性能下降问题，适用于100Gb/s及以上光传输系统。
▸实现了四通道25Gb/s TIA，总功耗仅270mW，每通道功耗低，适合高密度集成。
▸通过电路和版图优化，将通道间串扰惩罚控制在0.15dB以下，显著提升多通道接收性能。
ISSCC 2013Session 2Wireline I/O65nm CMOS
本文提出了一种采用多相采样技术的32-48Gb/s串行发射机，在65nm CMOS工艺中实现。该设计消除了传统串行器中最后一级的建立/保持时间约束，避免了延迟匹配缓冲器或校准环路，从而降低了功耗和面积开销。
▸利用多相采样技术替代传统高速串行器的最后一级多路复用，放宽了定时约束，支持更宽的工作速率范围。
▸无需延迟匹配或校准电路，在PVT变化下自动满足时序要求，降低了复杂度。
ISSCC 2011Session 17Medical & Bio
该论文提出一种交流供电的光学接收器，用于经皮数据传输，功耗仅270µW，数据速率达2Mb/s。解决了植入式器件通信中RF功率链路串扰的问题，实现了低功耗高速数据传输。
▸采用交流供电方式驱动光学接收器，避免了传统RF功率链路的串扰问题。
▸实现了极低功耗（270µW）的2Mb/s数据传输，适用于植入式医疗设备。
ISSCC 2011Session 12Other
该论文提出了一种混合集成CMOS驱动器的4×4硅光子开关，实现了3.9ns的开关时间和8.9mW的低功耗，解决了传统电-光转换带来的延迟、带宽和功耗开销问题。
▸首次实现了CMOS驱动器与硅光子开关的混合集成，降低了系统功耗和复杂度。
▸通过优化光路和电路设计，在3.9ns内完成开关切换，同时功耗仅8.9mW，性能优于同类方案。
ISSCC 2010Session 20RF & Wireless0.13µm SOI CMOS
本文提出了一种在0.13µm SOI CMOS工艺中集成了锗光电探测器的10Gb/s光接收机，功耗仅15mW。通过采用混合电感峰化技术，有效提升了带宽，解决了铜互连在高速数据通信中的衰减、色散和串扰问题，为低成本光学互连提供了可行方案。
▸在SOI CMOS工艺中单片集成锗光电探测器，省去了外部光电二极管，降低了封装成本。
▸提出混合电感峰化技术，在低功耗下实现10Gb/s的高速接收，改善了带宽限制。
ISSCC 2009Session 5Wireline I/O0.18µm CMOS
该论文提出了一种采用0.18µm CMOS工艺实现的4Gb/s电流模式光收发器，旨在满足高速数字接口（如DisplayPort）对带宽的需求，利用光纤的低损耗、低EMI等优势实现高速数据传输。
▸提出电流模式架构以实现高速低功耗光收发
▸在0.18µm CMOS工艺上实现了4Gb/s的速率，降低了成本