ISSCC 2026Session 36AI / ML
本文提出了一种帧率可调的占空比电气阻抗断层扫描系统，通过多输入多输出电流平衡仪表放大器降低功耗、面积和输入寄生，并采用数字匹配滤波器与谐波消除FIR滤波器减少建立时间，从而在662.0μW下实现878.9fps，在43.8μW下实现27.5fps。
▸提出多输入多输出电流平衡仪表放大器，将功耗、面积和输入寄生减半。
▸采用数字匹配滤波器与谐波消除FIR滤波器，显著缩短建立时间，提升系统吞吐量。
ISSCC 2026Session 31AI / ML
本文提出Tri-Oracle，一种视觉-语言模型（VLM）加速器，利用token、注意力和权重的冗余进行加速。通过Token合并单元合并68%冗余token，注意力头预测单元跳过44%注意力延迟，以及条带式近零值计算单元减少45%前馈网络延迟。芯片在28nm CMOS工艺下实现17.78μJ/token的能效和1.19-3.99TOPS/mm2的面积效率，无需微调。
▸提出Token合并单元（TMU），动态合并68%的冗余token，减少计算量。
ISSCC 2026Session 31AI / ML28nm CMOS
该论文提出了SoulMate，一款全设备端移动智能系统芯片，集成检索增强生成（RAG）和LLM微调功能，采用混合秩token处理与相似性感知序列处理架构，在28nm CMOS工艺下实现9.8mW低功耗实时交互，显著提升能效。
▸提出混合秩token处理架构，结合低秩和高秩计算以平衡精度与功耗
▸设计相似性感知序列处理机制，优化RAG中数据检索与生成的效率
ISSCC 2026Session 31Other
本文提出Revolver，一种面向边缘设备的低比特GenAI加速器，通过相位感知精度选择、局部旋转和谐波对齐置换以及切片整数反量化单元，解决了多步推理和多轮对话中的内存和功耗瓶颈，实现了3.99倍能效提升和2.10倍加速。
▸提出相位感知精度选择（PAPS）与多精度残差编码（MPRE），实现内存高效的多阶段执行。
▸提出局部旋转与谐波对齐置换（LR-HAP），以低成本实现旋转操作。
ISSCC 2026Session 25Hardware Security28nm CMOS
本文提出OmniCrypt，一款28nm CMOS工艺下硅验证的多方案全同态加密(FHE)加速器，支持自举(bootstrapping)和方案切换。通过集成三个专用引擎和片上数据生成，有效减少内存和计算开销，实现高达435.9M-GOPS/W的能效和252.8M-GOPS的性能，在CKKS自举吞吐量上达到最高，相比CPU加速107倍。
▸首次提出支持自举和方案切换的多方案FHE加速器架构。
▸集成三个专用引擎（外部乘积计算、片上数据生成、SAM3模乘器）以最小化内存和计算开销。
ISSCC 2026Session 24Sensors180nm CMOS
本文提出了一款用于高分辨率OLED的10位显示驱动芯片，采用创新的枢转跨导线性环DAC-in-buffer结构，通过浮空电压镜像解耦粗/细域，实现了面积、速度和线性度之间的权衡优化。该芯片在180nm CMOS工艺下制造，实现了1μs的1-H扫描时间和1722μm2/通道的紧凑面积。
▸提出枢转跨导线性环（PTL）DAC-in-buffer架构，克服了面积、速度和线性度的权衡限制。
▸引入浮空电压镜像（FVM）技术，解耦粗/细域，实现基于真DC插值的5b+5b架构，在保持高线性度的同时节省面积。
ISSCC 2026Session 24Sensors180nm CMOS
本文提出一种512通道10位源极驱动IC，采用电流模式自动调零(CM-AZ)方案，同时消除输出缓冲器偏移和抑制LSB堆叠DAC中的AC耦合误差，实现1.4mV DVO和600ns水平时间，适用于超快帧率、均匀亮度的移动OLED显示器。
▸提出电流模式自动调零(CM-AZ)方案，透明地消除输出缓冲器偏移，且不增加时序开销。
▸CM-AZ同时抑制LSB堆叠DAC中的AC耦合误差，进一步降低差分输出电压(DVO)。
ISSCC 2026Session 24Sensors28nm CMOS
本文提出了一种用于微发光二极管硅基显示的数字PWM CMOS背板，采用共享统一的内存-像素结构，实现了4042 PPI的高分辨率和10位240Hz的刷新率。通过统一D触发器链和分层时分PWM技术，解决了像素内寄存器、计数器和比较器集成的问题，并提高了面积效率。
▸提出统一D触发器链(UDC)，将像素内寄存器、计数器和比较器合并为一个可重构单元，节省面积和功耗。
▸采用分层时分PWM(HTD-PWM)与 shuffled rolling-shutter(SRS)技术，将LSB引擎在1×6像素簇间时分复用，实现高效PWM驱动。
ISSCC 2026Session 18Other
提出了一种基于稀疏MoE的推测解码语言处理单元SMoLPU，通过Token自适应专家细化技术消除了冗余专家激活，并采用自适应卸载NPU-CIM核心来应对动态INT-FP比例，实现了低能耗和高硬件利用率。该处理器在每参数能耗上比现有最优技术降低了43.5%，达到了122.1μJ/Token的能耗效率。
▸Token自适应专家细化：动态移除冗余专家激活并调度专家加载顺序，在预填充和解码阶段分别提升2.3倍和4.2倍能效。
▸自适应卸载NPU-CIM核心与顶层调度单元：根据动态INT-FP比例保持硬件利用率，延迟降低3.3倍。
ISSCC 2025Session 37Digital Circuits28nm CMOS
本文提出一个13.5µW、支持35个关键词的端到端关键词识别系统，在28nm CMOS工艺中实现。通过片上个性化训练，系统能够针对用户口音进行定制，解决了传统KWS系统功耗高且无法个性化适配的问题。
▸首款集成了片上个性化训练的端到端KWS系统，允许针对用户口音实时调整识别模型。
▸在28nm CMOS工艺下实现13.5µW超低功耗，支持35个关键词，显著优于现有方案。
ISSCC 2025Session 35Medical & Bio
该论文提出了一种基于增强频率分裂的无线功率和数据传输系统，旨在解决传统OOK调制在提高数据速率时限制功率传输的权衡问题。实验实现了60.2%的端到端效率，适用于微型植入式和可穿戴生物医学设备。
▸采用增强频率分裂技术，在单电感链路中同时实现高效功率传输和高数据速率，克服了功率与数据速率之间的固有矛盾。
▸通过创新的频率键控方案，在不显著降低功率传输效率的前提下提升了数据传输性能。
ISSCC 2025Session 35Medical & Bio
本文提出了一种无线亚稳态刺激器系统，采用电流模式功率接收和刺激电流调节技术，旨在解决无线植入式神经刺激器中接收线圈尺寸缩小导致的功率接收不足问题，提高功率转换效率和刺激效率。
▸提出无线亚稳态刺激系统，通过亚稳态工作方式降低刺激功耗，提高能量利用率。
▸采用电流模式功率接收架构，增强小尺寸线圈下的功率接收能力。
ISSCC 2025Session 23Other
针对大型语言模型外部存储器访问能耗过高的问题，提出了一款名为Slim-Llama的处理器，支持二元/三元权重，可处理十亿参数级别的Llama模型，功耗仅4.69mW。
▸采用二元/三元权重大幅降低模型参数存储和访问能耗，从而减少外部存储器访问次数。
▸面向十亿参数Llama模型进行架构优化，在极低功耗下实现大模型推理。
ISSCC 2025Session 19Clocking & PLLs28nm CMOS
本文提出了一种60GHz的I/Q校准单边带混频器本振（LO），采用注入锁定振荡器（ILO）滤波器，实现了亚纳秒建立时间和-56dBc最差杂散，适用于联合通信与雷达感知（JCAS）系统。
▸基于SSB混频器的LO架构，实现快速频率切换和亚纳秒建立时间。
▸采用I/Q校准技术，有效降低本振杂散至-56dBc。
ISSCC 2022Session 30Power Management0.18µm BCD
该论文提出一种基于0.18µm BCD工艺的130V摩擦电能量收集接口，采用可扩展的多芯片堆叠偏置翻转和菊花链结构，解决了TENG高电压（~110V）与集成电路兼容性的问题。
▸实现了130V高压耐受能力，超越了现有70V的限制
▸采用可扩展的多芯片堆叠偏置翻转技术，可适应不同电压需求
ISSCC 2022Session 23Clocking & PLLs
该论文提出了一种基于环形DCO的5.2GHz分数N数字PLL，通过1/8 DTC范围缩减技术实现了188fsrms的低抖动和-243dB的FoMjitter，解决了环形振荡器高抖动的问题。
▸提出1/8 DTC范围缩减技术，有效降低DTC的非线性影响，提升抖动性能
▸基于环形DCO实现低抖动分数N数字PLL，达到与LC-PLL相当的FoM
ISSCC 2022Session 15AI / ML
提出一种名为ARCHON的5比特变化容忍模拟CNN处理器，通过模拟神经元计算单元解决传统模拟MAC频繁使用ADC/DAC的高能耗问题。实现了332.7TOPS/W的极高能效。
▸设计了模拟神经元计算单元，减少中间特征图在模拟与数字域之间的频繁转换。
▸采用变化容忍技术，提高模拟电路在工艺变化下的可靠性。
ISSCC 2021Session 5Analog Circuits
本文提出一种5V动态Class-C并联单级放大器，通过近零死区控制和电流再分配轨到轨技术，实现了低静态电流下快速建立时间和高输出电流驱动能力，解决了传统缓冲放大器在大负载驱动时功耗与性能的权衡问题。
▸提出近零死区控制技术，消除了传统Class-C放大器的死区时间，提高了线性度和建立速度。
▸采用电流再分配轨到轨结构，实现宽输入电压范围内的高输出电流驱动，同时保持低静态功耗。
ISSCC 2021Session 32Clocking & PLLs
本文提出了一种基于环形DCO的分数-N数字PLL，利用数字时间转换器（DTC）的二阶/三阶非线性补偿技术，有效抑制了由DTC非线性引起的分数杂散，实现了365fsrms的低抖动和-63dBc的分数杂散性能，适用于5G通信中的高频调制需求。
▸提出了一种针对DTC二阶和三阶非线性的补偿技术，大幅降低分数杂散。
▸采用环形DCO实现了5.3GHz的低抖动输出，满足256-QAM等高阶调制要求。
ISSCC 2021Session 28Medical & Bio
本文提出一种22.6µW的生物电位放大器，采用自适应共模干扰消除技术，解决了双电极心电图记录中因电极阻抗不匹配导致的共模转差模干扰以及电源饱和问题，实现了104dB的总共模抑制比。
▸提出自适应共模干扰消除电路，实时抑制因电极阻抗失配引起的共模到差模转换。
▸在极低功耗（22.6µW）下实现高达104dB的总共模抑制比，显著提升双电极ECG记录可靠性。
ISSCC 2021Session 17Power Management
本文提出了一种用于大面积电子TFT栅极驱动的高升压双极输出开关电容DC-DC转换器，通过能量回收调节技术实现了90.5%的高效率和28.7µV RMS的低输出噪声，解决了传统转换器噪声和纹波耦合到读出AFE的问题。
▸提出能量回收调节（Energy-Recycled Regulation）技术，在维持高升压比的同时回收部分能量，提升效率。
▸通过优化开关电容结构和控制策略，将输出噪声降低至28.7µV RMS，满足高SNR传感器应用需求。
ISSCC 2019Session 9mm-Wave
本文提出了一款28GHz波束赋形前端IC，通过嵌入式天线开关和双矢量技术实现了20.3%的发射效率和1.5°的相位误差，解决了毫米波相控阵系统中发射效率与相位精度之间的权衡问题。
▸采用嵌入式天线开关设计，在TX和RX之间实现25dB隔离，同时将NF增加控制在1dB以内，OP1dB下降仅0.42-1.15dB。
▸提出双矢量架构，在28GHz下实现1.5°的相位误差和20.3%的发射效率，兼顾了高精度波束赋形与低功耗。
ISSCC 2019Session 7AI / ML
本文提出LNPU，一种支持片上稀疏深度神经网络学习的处理器，通过细粒度混合精度FP8-FP16实现高能效。解决了边缘设备上本地DNN学习能效低的问题，达到了25.3TFLOPS/W的性能。
▸提出细粒度混合精度FP8-FP16，在保持精度的同时大幅提升能效。
▸利用稀疏性减少计算和存储开销，实现高效片上学习。
ISSCC 2019Session 22Medical & Bio0.18μm CMOS
本文提出了一种用于双电极心电图记录的生物电位放大器，能够容忍高达30Vpp的共模干扰，解决了无参考电极时电源线耦合导致的巨大共模干扰问题。该放大器采用0.18μm CMOS工艺，功耗仅为27.8μW。
▸提出了一种新型共模干扰抑制技术，使放大器能承受30Vpp的共模输入，远超传统设计。
▸实现了极低功耗（27.8μW）下的高共模容限，适用于便携式双电极ECG设备。
ISSCC 2018Session 29Medical & Bio
本文提出一种基于心跳锁定环的超低功耗光电容积脉搏波（PPG）心率传感器，总功耗仅43.4μW。通过心跳锁定环技术大幅降低LED驱动器的占空比和功耗，解决了可穿戴设备中PPG传感器功耗过大的问题。
▸提出心跳锁定环（Heart-Beat-Locked Loop）架构，使LED脉冲与心跳同步，显著降低平均驱动电流。
▸采用自适应占空比控制，根据心率变化动态调整LED开启时间，进一步节省功耗。
ISSCC 2018Session 13AI / ML
本文提出一种基于CNN和立体匹配的实时3D手势识别处理器，功耗仅9.02mW，适用于头戴显示器等智能移动设备。该处理器解决了传统ToF深度传感器功耗高（>2W）导致续航不足的问题，同时克服了纯立体匹配方案交互性差的缺点。
▸提出将CNN与立体匹配相结合的新型算法，实现低功耗且高精度的深度估计。
▸设计专用硬件处理器架构，在9.02mW超低功耗下完成实时3D手势识别。
ISSCC 2017Session 14AI / ML65nm CMOS
该论文提出了一款名为DNPU的可重构CNN-RNN处理器，通过统一架构同时高效支持卷积神经网络和循环神经网络，解决了不同网络计算需求差异大的问题，实现了8.1TOPS/W的高能效。
▸提出可重构架构，能够动态配置以支持CNN和RNN两种网络类型，实现通用深度神经网络处理。
▸通过数据流和计算单元优化，达到8.1TOPS/W的顶尖能效比。
ISSCC 2016Session 19Digital Circuits28nm CMOS
A 2.4GHz 1.5mW Digital MDLL Using Pulse-Width Comparator and Double Injection Technique in 28nm CMOS
本文提出了一种基于脉冲宽度比较器和双注入技术的2.4GHz数字MDLL，在28nm CMOS工艺下实现了1.5mW的低功耗。该设计解决了传统MDLL倍频因子受限的问题，通过双注入技术有效抑制了抖动累积，实现了低抖动时钟生成。
▸采用脉冲宽度比较器替代传统鉴相器，提高了相位检测精度并降低了功耗。
▸提出双注入技术，通过两次注入参考时钟边沿，显著增大了有效环路带宽，从而抑制振荡器相位噪声并支持更高的倍频因子。
ISSCC 2016Session 14Other
提出了一种用于微机器人的0.55V、1.1mW人工智能处理器，通过PVT补偿技术在低电压下实现稳定工作。该处理器集成了感知和认知功能，解决了微机器人中AI处理的高功耗和电压波动问题。
▸采用PVT补偿技术，使处理器在0.55V低电压下仍能可靠运行，功耗仅1.1mW。
▸首次将认知功能（决策）集成到面向微机器人的SoC中，实现了完整的AI处理能力。
ISSCC 2015Session 18Digital Processors
本文提出一种超低功耗物体识别处理器，工作在0.5V电压下仅消耗54µW功耗。通过几何词汇树结构实现93.5%的识别准确率，并采用数据库压缩技术减少47.5%的存储开销，解决了物联网应用中连续视觉处理的高功耗与有限电池容量之间的矛盾。
▸提出0.5V超低电压操作的物体识别处理器架构，大幅降低功耗至54µW。
▸采用几何词汇树（Geometric Vocabulary Tree）提升识别准确率达93.5%。
ISSCC 2015Session 13RF & Wireless
本文提出一种基于接收器基FLL（RBFLL）的2.4GHz多通道OOK接收器，通过AFC初始调谐后关闭以降低功耗，并由RBFLL补偿频率误差，实现了227pJ/b的能效和-83dBm的灵敏度，适用于物联网应用。
▸提出接收器基FLL（RBFLL）架构，在AFC初始调谐后关闭AFC，由RBFLL持续补偿频率误差，降低功耗。
▸实现多通道OOK接收，支持2.4GHz频段，兼顾低功耗与高灵敏度。
ISSCC 2014Session 17Analog Circuits
本文提出了一种工作在0.9V电压、功耗仅6.3μW的多级放大器，能够驱动500pF的大电容负载，并实现1.34MHz的增益带宽积。通过基于反馈理论的新型频率补偿方法，简化了高阶米勒放大器的分析，解决了大电容负载下宽带宽设计的难题。
▸提出了一种基于反馈理论的简化频率补偿方法，适用于多级放大器，避免了传统复杂的传递函数推导。
▸实现了极低功耗（6.3μW）下驱动大电容负载（500pF）并保持较高增益带宽积（1.34MHz）的性能平衡。
ISSCC 2013Session 6Medical & Bio
该论文提出了一款用于贴片式透皮给药系统的离子电渗控制器芯片，通过集成双模式阻抗传感器实现了87mA·min的电流控制。解决了传统给药方式疼痛、感染和肝脏首过效应等问题，实现了精确剂量控制和非侵入性药物递送。
▸集成双模式阻抗传感器，能够实时监测皮肤阻抗变化以优化给药效率。
▸采用87mA·min的高电流控制能力，支持长时间稳定给药。
ISSCC 2013Session 5RF & Wireless
针对RFID接收机中TX泄漏导致灵敏度下降的问题，提出了一种基于死区放大器的新TX泄漏抑制技术。该技术有效减少了来自发射机的连续波泄漏，提高了接收机灵敏度。
▸提出使用死区放大器电路结构来抑制TX泄漏，无需外部隔离器件。
▸通过死区放大器的非线性特性，在泄漏信号较小时提供高增益，泄漏信号较大时自动降低增益，实现泄漏抑制。
ISSCC 2013Session 22Sensors
该论文提出了一种用于移动有源矩阵液晶显示器的10位列驱动器IC，通过无失配开关电容插值技术实现了5.6mV的通道间DVO（数字电压输出）差异，解决了传统电阻DAC架构在高色深下芯片面积过大的问题。
▸提出无失配开关电容插值技术，替代传统电阻串DAC，减小芯片面积并保持通道间均匀性。
▸实现5.6mV的极低通道间DVO差异，显著提升显示均匀性。
ISSCC 2013Session 22Sensors
该论文提出了一种基于码分多址（CDMA）的互电容30×24触摸屏读出IC，实现了55dB的信噪比和240Hz的帧扫描率。通过CDMA技术，有效抑制了来自电源线（50/60Hz哼声）、显示噪声和SMPS等外部干扰，解决了触摸屏系统中噪声引起的性能下降问题。
▸采用码分多址（CDMA）技术替代传统的时分或频分驱动方式，使多个通道同时激励，在不降低帧率的情况下提高信噪比和抗噪声能力。
▸实现了55dB SNR和240Hz帧扫描率的组合，相比传统方案在速度和精度上取得显著提升，支持流畅的多点触控和手势识别。
ISSCC 2012Session 6Image Sensors
本文提出一种基于CMOS工艺的高灵敏度电容式生物传感器，用于无标记DNA杂交检测。通过实时测量阻抗变化，实现了快速、鲁棒的DNA定量分析，无需使用标记分子，适合便携式即时检测应用。
▸采用非法拉第电容检测方法，避免了传统电化学传感器的复杂三电极结构，简化了系统设计。
▸在CMOS工艺中集成高灵敏度电容传感电路，显著提高了DNA杂交检测的信噪比和分辨率。
ISSCC 2012Session 4RF & Wireless
本文提出了一种全集成双模式CMOS功率放大器，用于WCDMA手持设备。该设计通过低功率效率增强技术，在保持高输出功率的同时显著提升了低功率模式下的效率，从而延长电池寿命。
▸提出双模式（高功率/低功率）工作架构，根据概率分布函数优化低功率效率。
▸采用片上传输线变压器实现阻抗变换和功率合成，提升集成度和性能。
ISSCC 2012Session 26Wireless
本文提出了一种用于电子收费系统（ETCS）的5.8GHz干扰感知唤醒无线电，解决了传统唤醒接收机在存在干扰时灵敏度下降的问题。通过采用干扰感知技术，实现了低功耗与高灵敏度的兼顾。
▸提出干扰感知架构，在5.8GHz频段实现唤醒接收机，有效抑制带外干扰
▸采用简单RF包络检波器配合低功耗设计，满足ETCS对电池寿命的严苛要求
ISSCC 2012Session 25Memory
本文针对多通道SSD控制器中需要高吞吐量纠错码（ECC）的问题，提出了一种多线程BCH编码器和解码器架构，实现了Gb/s级别的数据传输速率，解决了传统BCH解码器难以同时满足高吞吐量和强纠错能力的难题。
▸提出了多线程BCH编码器和解码器架构，支持多通道并行处理，显著提升吞吐量。
▸通过优化算法和硬件实现，在保持强纠错能力的同时达到Gb/s级别的数据处理速率。
ISSCC 2012Session 17Medical & Bio
本文提出了一款亚10nA直流平衡的自适应刺激器IC，集成了多模态传感器，用于紧凑型电针系统。该芯片解决了传统电针系统中细针难以连接粗导线、多针电源供给困难的问题，实现了低功耗、直流平衡的刺激输出。
▸首次实现了亚10nA级别的直流平衡自适应刺激器，降低功耗并避免组织损伤。
▸集成多模态传感器，实现闭环自适应刺激控制，提高治疗有效性。
ISSCC 2012Session 17Medical & Bio
该论文提出了一款用于心理健康监测的非线性HRV-EEG混沌处理器，集成了体信道通信接口。该处理器通过结合心率和脑电信号进行压力检测，实现了259.6µW的超低功耗。
▸首次将非线性混沌处理应用于HRV和EEG联合分析，用于心理健康状态评估。
▸实现了259.6µW的极低功耗，适合可穿戴设备长期监测。
ISSCC 2012Session 16Power Management
该论文提出了一种采用模拟绝对电流滞环控制的单电感五输出DC-DC转换器，用于AMOLED显示器。该方法解决了传统电流模式控制中存在的负载依赖稳定性问题。
▸提出模拟绝对电流滞环控制技术，提高多输出转换器的稳定性
▸实现单电感同时提供五个独立输出，减少PCB面积和成本
ISSCC 2011Session 7Digital Processors
提出一种57mW嵌入式混合模式神经模糊加速器，集成于智能多核处理器中，用于解决传统软件实现神经网络和模糊系统在功耗与速度上的瓶颈。
▸采用混合模拟/数字电路实现神经模糊推理，大幅降低功耗至57mW。
▸将加速器嵌入多核处理器架构，实现低延迟智能处理，适用于便携设备。
ISSCC 2011Session 26WirelessCMOS
本文提出了一种无隔离器的CMOS射频前端，用于UHF移动RFID阅读器，旨在解决同时收发（TX/RX）操作下的自干扰问题。通过集成化设计，该方案替代了传统的片外环形器或隔离器，提高了系统集成度并减小了体积，同时改善了线性度和效率。
▸创新点1：采用无隔离器架构，通过片上自干扰消除技术替代片外隔离器/环形器，显著提高系统集成度并降低体积。
▸创新点2：优化线性度和功率回退，在保证接收性能的同时提升整体效率，适用于电池供电的移动设备。
ISSCC 2011Session 2Medical & Bio
本文提出了一款用于紧凑睡眠监测应用的超低功耗系统，包括一个75µW可扩展网络控制器和一个25µW ExG传感器IC。该系统解决了现有睡眠监测设备体积大、功耗高的问题，实现了5克重量和低于500µW的总功耗。
▸实现了极低功耗的传感器IC（25µW）和网络控制器（75µW），显著降低系统总功耗至sub-500µW。
▸采用可扩展的网络控制器架构，支持多种ExG信号（EEG/EMG/EOG/ECG）的灵活管理。
ISSCC 2010Session 18AI / ML
该论文提出了一款345mW的异构众核处理器，集成了智能推理引擎，用于解决鲁棒目标识别中的高计算需求和背景杂波导致的误匹配问题。通过改进视觉注意力机制，提高了识别准确率。
▸提出了一种智能推理引擎，结合自底向上的视觉注意力机制，提高了目标识别的鲁棒性。
▸采用异构众核架构，在低功耗（345mW）下实现高计算性能。
ISSCC 2010Session 10Power Management
提出了一种基于锁相环（PLL）的高稳定性单电感多输出（SIMO）DC-DC降压转换器，支持6个独立输出通道。该设计解决了传统PWM电流模式控制器在负载变化时稳定性差的问题，通过PLL实现恒定频率控制，提高了系统鲁棒性。
▸采用PLL锁相环技术替代传统电流模式控制器，实现了多通道输出的频率同步和稳定性提升。
▸单电感同时调节6个独立输出通道，简化了外围电路，适用于便携多电压应用。
ISSCC 2009Session 24Wireless
该论文实现了一个用于统一体域网控制器的10.8mW双频段收发器，结合了低功耗体信道通信（BCC）和医疗植入通信服务（MICS），解决了可穿戴和植入式医疗设备在单一无线网络中的通信控制问题。
▸首次实现了结合BCC和MICS的双频段收发器芯片，支持统一体域网控制。
▸通过低功耗设计实现10.8mW的功耗，适用于便携和植入式设备。
ISSCC 2008Session 7Other
本文提出了一种基于平面时尚电路板的连续医疗监控芯片，功耗仅为1.12mW。该芯片直接集成在布基电路板上，解决了传统柔性塑料板与织物集成时带来的僵硬感问题，实现了可穿戴健康监测的低功耗、高舒适度方案。
▸提出平面时尚电路板（PFCB）概念，将芯片直接集成在织物上，避免了传统柔性塑料板导致的僵硬感。
▸实现了1.12mW超低功耗的连续健康监测芯片，适用于可穿戴医疗设备。
第 1/2 页 · 共 51 篇 · 下一页 →