子分类 · Data Converters

Flash ADC

22 篇相关 JSSC 论文

JSSC 2022第9期Data ConvertersFlash ADCDAC
A 7-Bit Two-Step Flash ADC With Sample-and-Hold Sharing Technique Dong-Ryeol Oh
一种采用采样保持共享技术的7位两步式闪存ADC，具有高带宽和低功耗特性。
40nm CMOS, 0.9V, 3GS/s
JSSC 2021第2期Data ConvertersFlash ADC
A 151-mW 6-GSs 6-bit S ingle-Channel Flash ADC With Selectively Activated 8 Tim
提出选择性激活8倍时域锁存插值技术，降低6位闪存ADC功耗并提升速度。
1V 65nm CMOS, 6GS/s, 15.1mW, 31.18dB SNDR, 85fJ/conversion-step
JSSC 2021第4期Data ConvertersSAR ADCFlash ADC
An 8-Bit 1-GSs Asynchronous Loop-Unrolled SAR-Flash ADC With Complementary Dynam
一种8位1GS/s异步循环展开SAR-Flash混合ADC，采用互补动态放大器提升速度和能效。
28nm CMOS, 1.1V, 1GS/s, 2.55mW, 16.6fJ/step
JSSC 2019第1期Data ConvertersFlash ADC
A 65-nm CMOS 6-bit 25-GSs 75-mW 8x Time-Domain Interpolating Flash ADC With Sequ
65nm CMOS工艺下6位2.5GS/s 8倍时域插值闪存ADC，功耗7.5mW。
65nm CMOS, 0.85V, 2.5GS/s, 7.5mW
JSSC 2019第9期Data ConvertersFlash ADC
Design of a 55-nm SiGe BiCMOS 5-bit Time-Interleaved Flash ADC for 64-Gbd 16-QAM
设计了一款55nm SiGe BiCMOS工艺的5位时间交错闪存ADC，支持64-Gbd 16-QAM信号处理。
128 GS/s, 5-bit, 1.25 W, 1.1 mm × 1.9 mm
JSSC 2018第4期Data ConvertersFlash ADC
A 2 GSs 8 bit Non Interleaved Time Domain Flash ADC Based on Remainder Number S
基于余数系统的2GS/s 8位非交错时域闪存ADC设计
2GS/s, 8bit
JSSC 2014第9期Data ConvertersFlash ADCNeural Network Accelerator
Design Considerations for a 6 Bit 20 GSs SiGe BiCMOS Flash ADC Without Track-and
提出新型比较器布局和参考电压阶梯设计，实现无跟踪保持的6位20GS/s SiGe BiCMOS闪存ADC。
6位分辨率，20GS/s采样率，1.0W功耗，3.9pJ/转换步
JSSC 2013第6期Data ConvertersFlash ADC
A 6-b 41-GSs Flash ADC With Time-Domain Latch Interpolation in 90-nm CMOS Jong-I
采用90nm CMOS工艺的6位4.1GS/s闪存ADC，通过时间域锁存插值技术减少比较器数量
6位分辨率，4.1GS/s采样率，76mW功耗，INL 0.74 LSB，DNL 0.49 LSB
JSSC 2013第9期Data ConvertersFlash ADCNeural Network Accelerator
A 5-Bit 125-GSs 4x-Capacitive-Folding Flash ADC in 65-nm CMOS Chi-Hang Chan Stud
本文提出了一种采用65nm CMOS工艺的5位1.25GS/s电容折叠式闪存ADC，通过电容折叠技术和校准方案实现低功耗和高精度。
5-bit, 1.25 GS/s, 595μW, 0.007mm², DNL 0.67 LSB, INL 0.47 LSB, ENOB 4.8b
JSSC 2013第12期RF & WirelessFlash ADC
A 103-GSs 6-Bit Flash ADC for 10G Ethernet Applications Aida V arzaghani Member
一款用于10G以太网应用的103-GSs 6位闪存ADC设计
40nm CMOS, 0.9V, 10.3GS/s
JSSC 2011第5期Data ConvertersFlash ADCNeural Network Accelerator
A 12-GSs 81-mW 5-bit Time-Interleaved Flash ADC With Background Timing Skew Cali
本文提出了一种12-GS/s 5-bit时间交织闪存ADC，采用基于统计的背景时序偏差校准方案以提高高频动态性能。
12-GS/s, 5-bit, 81 mW, 1.1 V, 0.35 pJ/conversion-step
JSSC 2011第8期Data ConvertersFlash ADC
Exploiting Combinatorial Redundancy for Offset Calibration in Flash ADCs Gokce K
利用组合冗余技术校准Flash ADC中的偏移误差，提升制造后的校准效率。
8-bit, 1.5 GS/s, 37 db SNDR, 35 mW总功耗
JSSC 2010第4期Data ConvertersFlash ADC
A Background Self-Calibrated 6b 27 GSs ADC With Cascade-Calibrated Folding-Inter
一款采用背景自校准技术的6位2.7 GS/s ADC，通过级联校准折叠插值架构降低功耗50%
90nm CMOS, 1.0V, 2.7GS/s, 50mW, FOM 0.47pJ/conversion-step
JSSC 2009第3期Data ConvertersFlash ADC
A 22 mW 175 GSs 5 Bit Folding Flash ADC in 90 nm Digital CMOS Bob V erbruggen St
一种采用2倍动态折叠技术的5位1.75 GS/s ADC，降低功耗和面积。
90nm CMOS, 1V, 1.75GS/s, 29.9dB SNDR, 50fJ/步
JSSC 2009第4期Data ConvertersPipeline ADCFlash ADC
APRIL 2009 VOLUME 44 NUMBER 4 IJSCBC ISSN 0018-9200 SPECIAL ISSUE ON THE 2008 SY
2009年IEEE JSSC特刊聚焦低功耗高精度ADC与传感器接口设计
1.2V 250mW 14位 100MS/s
JSSC 2009第4期Data ConvertersFlash ADC
A Low Power 6-bit Flash ADC With Reference V oltage and Common-Mode Calibration
提出一种采用参考电压和共模校准的低功耗6位闪存ADC
65nm CMOS, 1.2V, 800MS/s, 12mW
JSSC 2009第6期Data ConvertersFlash ADC
A 35-GSs 4-Bit Flash ADC With Active Data and Clock Distribution Trees Shahriar
提出一种35-GS/s 4位闪存ADC，采用主动数据和时钟分布树技术，省略THA以提升性能。
35-GS/s, 4-bit, 3.7 ENOB, 8 GHz带宽, 4.5W功耗
JSSC 2009第9期Data ConvertersFlash ADC
A 20 GSs 5-Bit SiGe BiCMOS Dual-Nyquist Flash ADC With Sampling Capability up to
一款20 GS/s 5位SiGe BiCMOS双奈奎斯特闪存ADC，采样能力高达35 GS/s。
5-bit, 20 GS/s dual-Nyquist, up to 35 GS/s sampling, ENOB 5.0 (low freq), 4.0 (10 GHz)
JSSC 2009第11期Data ConvertersFlash ADC
A 6-bit 02 V to 09 V Highly Digital Flash ADC With Comparator Redundancy
一种在0.18微米CMOS工艺中实现的6位高数字闪存ADC，采用比较器冗余和可重构性提高线性度。
0.4V电源下最小FOM为125fJ/转换步，ENOB为5.05，400kS/s
JSSC 2008第9期Data ConvertersFlash ADCNeural Network Accelerator
A 6-Bit 16-GSs Low-Power Wideband Flash ADC Converter in 013-22m CMOS Technology
提出一种新型终止技术，降低闪存ADC的输入电容和功耗。
6-bit, 1.6GS/s, 30dB SNDR, 800MHz ERBW, 180mW
JSSC 2008第10期Data ConvertersFlash ADC
A 6-bit 35-GSs 09-V 98-mW Flash ADC in 90-nm CMOS
一款6位3.5GS/s低功耗闪存ADC，采用90nm CMOS工艺，具有高速低压特性。
6-bit 3.5GS/s 0.9V 98mW
JSSC 2007第9期Data ConvertersFlash ADCDAC
A 4-GSs 4-bit Flash ADC in 018-22m CMOS
一款在0.18微米CMOS工艺中实现的4位4GS/s闪存ADC，采用差分电感和DAC修调技术提升性能。
4 GS/s, DNL<0.15LSB, INL<0.24LSB, ENOB 3.48bits@4GS/s