ISSCC 2015Session 5Analog Circuits0.13µm CMOS
该论文提出了一种采用0.13µm工艺的全数字低压差稳压器，通过自适应控制和降低动态稳定性技术，实现了超宽动态范围内的电压调节。解决了传统LDO在宽负载电流范围下效率低、稳定性差的问题。
▸提出全数字控制架构，利用自适应控制策略动态调整环路参数，提升宽负载范围内的瞬态响应。
▸通过降低动态稳定性要求，简化补偿网络，减小芯片面积并提高能效。
ISSCC 2015Session 5Analog Circuits28nm UTBB FD-SOI
该论文提出了一种在28nm UTBB FD-SOI工艺中实现的前向体偏置调谐的450MHz Gm-C三阶低通滤波器。通过使用前向体偏置替代传统的电源电压调谐，解决了逆变器基Gm-C滤波器需要精细可控电源电压且消耗额外功耗的问题，在0.7-1V电源电压范围内实现了大于1dBVp的IIP3。
▸提出使用前向体偏置（FBB）替代电源电压来调谐逆变器基Gm-C滤波器，避免了电源调谐所需的电压余量和功耗。
▸在28nm UTBB FD-SOI工艺中实现了450MHz带宽的3阶低通Gm-C滤波器，在宽电源电压范围内保持了高线性度（IIP3 > 1dBVp）。
ISSCC 2015Session 5Analog Circuits
本文提出一种工作电压低至0.5V、功耗仅32nW的带隙基准电压源，旨在解决超低功耗系统中待机功耗过高和启动电压过高的问题，使系统能在更低输入电压下持续运行。
▸采用超低功耗电路拓扑，实现32nW的极低功耗，显著降低系统待机功耗。
▸在0.5V超低电源电压下正常工作，降低了系统启动电压，延长了电池或能量收集系统的运行时间。
ISSCC 2015Session 5Analog Circuits
提出一种采用正交频率斩波技术的2通道电容耦合仪表放大器(CCIA)，实现了-83.2dB的低串扰和0.061mm²的小面积，解决了多通道传感应用中串扰与面积效率的权衡问题。
▸提出正交频率斩波技术，对多通道CCIA使用不同频率的斩波信号以抑制通道间串扰，同时保持低噪声特性。
▸实现了小面积（0.061mm²）的两通道CCIA，兼顾低串扰和面积效率，适合多通道传感阵列应用。
ISSCC 2015Session 5Analog Circuits
本文提出一种用于电流检测的高压ΔΣ ADC，采用电容耦合高压斩波器实现±30V输入共模范围，结合相关双采样和系统级斩波将失调降至8µV，在5V单电源下达到110dB SNR，解决了传统ADC在高压电流监测中共模范围受限和精度不足的问题。
▸采用电容耦合高压斩波器，使ADC在5V单电源下实现±30V的输入共模范围，可处理超出电源轨的信号。
▸结合相关双采样与系统级斩波技术，在全共模范围内将最大失调抑制到8µV。
ISSCC 2015Session 5Analog Circuits
KAIST, Daejeon, Korea, 3 Daegu Gyeongbuk Institute of Science and Technology, Daegu, Korea 1 2 Low-power CMOS reference clock oscillators have been widely used in miniaturized SoCs for emerging micros
ISSCC 2015Session 5Analog Circuits
本文提出了一种60V高压自归零与斩波精密运算放大器，采用800kHz交叠时钟和输入偏置电流修调技术，解决了高压CMOS工艺下运放失调电压漂移和1/f噪声问题。通过结合自归零和斩波技术，实现了高精度、低噪声的工业级性能。
▸采用800kHz交叠时钟同时实现自归零和斩波，有效降低1/f噪声和失调电压，且支持高压60V供电。
▸引入输入偏置电流修调技术，进一步优化输入直流精度，提升整体性能。
ISSCC 2014Session 17Analog Circuits
该论文提出了一种在0.6V低电压下工作的70MHz四阶连续时间巴特沃斯滤波器，通过时间域信号处理技术解决了低电压下模拟电路信噪比和线性度下降的问题，实现了55.8dB SNR和60dB THD。
▸采用时间域信号处理代替传统电压域处理，在低电压下保持高线性度
▸实现了0.6V超低电源电压下的70MHz带宽滤波器，输出信号功率达+2.8dBm
ISSCC 2014Session 17Analog Circuits
本文提出了一种190nW、33kHz的RC振荡器，用于低功耗无线网络中的睡眠定时器，替代外部晶振以降低成本与面积。该振荡器实现了±0.21%的温度稳定性和4ppm的长期稳定性，解决了集成振荡器在功耗与稳定性上的挑战。
▸实现极低功耗（190nW）的RC振荡器，同时保持高温度稳定性（±0.21%）。
▸通过电路设计达到4ppm的长期稳定性，接近晶振性能。
ISSCC 2014Session 17Analog Circuits
generation of the real-time keeping and system-standby clock. Both functions are universally demanded by various systems such as cellular phones, smart wearable devices, GPS, etc. High frequency stabi
ISSCC 2014Session 17Analog Circuits
论文提出了一种用于多模发射机的包络调制器，采用交流耦合多级稳压器结构，以解决现代无线通信系统（如HSUPA/LTE）中高峰均比信号导致的功率放大器效率低下的问题，从而实现高效的包络跟踪（ET）技术。
▸采用交流耦合多级稳压器代替传统线性稳压器，提高包络调制器的效率和带宽。
▸通过多级稳压器结构实现多模发射机对不同调制信号的兼容性，无需额外切换电路。
ISSCC 2014Session 17Analog Circuits0.16μm CMOS
该论文提出了一种0.16μm CMOS工艺下的2通道仪表放大器，实现了0.1%的通道间增益匹配，每通道面积仅为0.035mm²。该设计针对汽车角度传感器等低成本多通道应用，显著提升了面积效率。
▸采用0.16μm CMOS工艺实现0.1%的增益匹配，降低了多通道传感器信号处理的误差。
▸面积优化至0.07mm²（2通道），相比现有设计面积减少了13.3倍，适用于成本受限的汽车应用。
ISSCC 2014Session 17Analog Circuits
本文提出了一种CMOS阻抗分析仪，工作频率高达150MHz，具有亚阿法(sub-aF)分辨率，用于纳米样品研究。它解决了现有台式阻抗分析仪体积大、成本高的问题，满足了宽频率范围阻抗光谱分析的需求。
▸首次在CMOS中实现高达150MHz的工作频率，适用于细胞代谢等高速电学测量。
▸实现了亚阿法(sub-aF)级别的电容分辨率，达到极高的测量灵敏度。
ISSCC 2014Session 17Analog Circuits
本文提出了一种工作在0.9V电压、功耗仅6.3μW的多级放大器，能够驱动500pF的大电容负载，并实现1.34MHz的增益带宽积。通过基于反馈理论的新型频率补偿方法，简化了高阶米勒放大器的分析，解决了大电容负载下宽带宽设计的难题。
▸提出了一种基于反馈理论的简化频率补偿方法，适用于多级放大器，避免了传统复杂的传递函数推导。
▸实现了极低功耗（6.3μW）下驱动大电容负载（500pF）并保持较高增益带宽积（1.34MHz）的性能平衡。
ISSCC 2014Session 17Analog Circuits
该论文提出一种嵌套电流镜单级放大器，以超低功耗(3.6μW)和极小面积(0.0013mm²)驱动0.15-15nF的宽范围容性负载，解决了多级放大器因频率补偿导致的功率和面积效率瓶颈问题。
▸提出嵌套电流镜单级放大器结构，无需复杂频率补偿即可稳定驱动宽范围容性负载。
▸实现极低功耗(3.6μW)和极小面积(0.0013mm²)，同时保持>62°相位裕度。
ISSCC 2014Session 17Analog Circuits
提出一种全集成低 dropout 稳压器 (LDO)，实现了 0.65ns 的响应时间和 3.01ps 的 FoM 值，并在全频谱范围内保持高电源抑制比 (PSR)，解决了 SoC 中对高速、高 PSR LDO 的需求。
▸采用全频谱电源抑制技术，在 GHz 频段内仍保持高 PSR，满足单端模拟/RF 电路需求。
▸通过优化的电路架构实现了极快的负载瞬态响应（0.65ns）和出色的 FoM 值（3.01ps）。
ISSCC 2014Session 17Analog Circuits
本文提出一种用于低功耗生物医学系统的低压差稳压器，通过将电压参考电路嵌入到误差放大器中，解决了传统LDO中电压头空间限制的问题，实现了低输入电压操作。该LDO在0.6V输出电压下达到30ppm/°C的温度系数，最大驱动电流为10mA。
ISSCC 2014Session 17Analog Circuits
本文提出了一种集成80V 45W的D类功率放大器，通过最优效率跟踪的开关频率调节技术，在全输出功率范围内实现高效率。主要解决了压电致动器驱动中高压大功率放大器效率随输出功率变化而下降的问题。
▸提出最优效率跟踪的开关频率调节技术，动态调整开关频率以在不同输出功率下保持最高效率
▸实现了集成化的80V高压CMOS D类功率放大器，功率达到45W
ISSCC 2013Session 10Analog Circuits
提出一种用于超低功耗传感器平台的乘性延迟锁定环（DLL），采用基于漏电流的振荡器实现0.45V供电下423nW功耗和3.2MHz输出频率，解决了自由运行振荡器受工艺影响需后调整的问题。
▸提出基于漏电流的振荡器，利用MOS管亚阈值区漏电流实现极低功耗和频率稳定。
▸采用乘性DLL架构，从低频参考时钟产生高频输出，避免高频振荡器的高功耗。
ISSCC 2013Session 10Analog Circuits
本文提出一种120nW、18.5kHz的RC振荡器，通过比较器失调消除技术实现±0.25%的温度稳定性。该振荡器旨在替代晶振作为无线传感器中休眠模式的定时器，大幅降低功耗并减小尺寸与成本。
▸提出一种比较器失调消除技术，在不增加功耗的前提下显著提高RC振荡器的温度稳定性
▸整体电路采用超低功耗设计，总功耗仅120nW，适合电池供电的物联网设备
ISSCC 2013Session 10Analog Circuits
该论文提出了一种立体声Class-G耳机驱动器，通过差分转单端模块和创新的架构设计，在低功耗下实现了高动态范围和低静态电流，解决了移动设备中耳机驱动器的功耗与性能平衡问题。
▸采用差分转单端模块将Gm-C环路滤波器输出转换为适合Class-AB和Class-B放大器的单端信号。
▸通过抑制Class-G电源误差、限制环路带宽并增强环路增益，降低了输出级要求，实现了低静态电流和小芯片面积。
ISSCC 2013Session 10Analog Circuits
该论文提出了一种智能扬声器驱动系统，集成Class-D音频放大器、DC-DC升压转换器、电流感测ADC和DSP，以在便携设备中最大化声学输出同时保护扬声器免受损坏。通过自适应算法监测音圈温度和振膜偏移，实现了4Ω负载下2.3W的输出功率。
▸集成了DC-DC升压转换器以提高放大器供电电压，从而提升输出功率。
▸利用电流感测ADC实时监测扬声器状态，并结合DSP实现自适应保护算法。
ISSCC 2013Session 10Analog Circuits
该论文提出一种面积仅为0.06mm²的斩波稳定电流反馈仪表放大器，采用自动差分对匹配（ADPM）数字校准技术，有效减小斩波引起的输出纹波，实现了14nV/√Hz的低输入参考噪声和小于3.5μV的失调电压，适用于高空间分辨率生物医学和环境监测阵列传感器。
▸提出自动差分对匹配（ADPM）数字校准方案，通过数字控制补偿差分对失配，显著降低斩波引起的输出纹波。
▸在极小的芯片面积（0.06mm²）下实现了低噪声（14nV/√Hz）和低失调（<3.5μV）的仪表放大器，适合大规模阵列化传感器应用。
ISSCC 2013Session 10Analog Circuitsnull
该论文提出了一种多路径斩波稳定电容耦合运算放大器，解决了传统电容耦合斩波放大器在斩波频率附近存在传输函数陷波以及纹波抑制环路导致建立时间过长的问题。通过引入多路径技术，实现了20V输入共模范围、3μV失调和更快的建立时间。
▸提出多路径斩波稳定架构，消除了斩波频率附近的传输函数陷波，同时保持高功率效率和低失调。
▸通过优化纹波抑制环路设计，将建立时间从传统方案的1ms显著缩短，提升了放大器的动态响应性能。
ISSCC 2013Session 10Analog Circuits65nm CMOS
该论文提出了一种基于离散时间（DT）模拟信号处理方法的7阶IIR低通滤波器，在65nm CMOS工艺中实现了2mW功耗、800MS/s采样率、400kHz至30MHz可调带宽和100dB阻带抑制，解决了传统Gm-C和active-RC滤波器在低电压下难以实现高增益宽带宽且功耗效率低的问题。
▸采用离散时间模拟信号处理架构，避免了高性能运算放大器的需求，降低了功耗并提高了可调性。
▸实现了7阶IIR滤波器的高阶阻带抑制（100dB）与宽带宽可调范围（400kHz-30MHz），同时保持极低功耗（2mW）。
ISSCC 2013Session 10Analog Circuits
该论文提出了一种基于N-path结构的可调谐6阶信道选择滤波器，工作频率范围为0.1-1.2GHz，实现了0.6dB的低通带纹波和+7dBm的高阻塞容限。解决了传统gm-C滤波器在动态范围、功耗、品质因数和中心频率之间的严格折衷问题，适用于鲁棒的无线接收机。
▸首次实现6阶N-path带通滤波器结构，支持0.1-1.2GHz宽范围调谐，突破传统gm-C滤波器的性能限制。
▸在保持低通带纹波（0.6dB）的同时，实现了+7dBm的带外阻塞容限，显著提高了接收机对强干扰的耐受能力。
ISSCC 2012Session 21Analog Circuits
提出了一种电容耦合斩波仪表放大器（CCIA），用于电流检测应用，实现了±30V的输入共模范围和小于5µV的输入失调，同时具有超过160dB的共模抑制比（CMRR），且无需高压电源。该放大器采用0.7µm高压CMOS工艺，功耗仅26µA，适用于电源管理系统。
ISSCC 2012Session 21Analog Circuits0.13µm CMOS
本论文提出了一种工作在1.2V供电、仅消耗24µW功耗的全集成斩波仪表放大器。通过直接电流反馈结构和片上自动电阻匹配技术，实现了增益可重构并保证了低增益误差，适用于生物医学和能量采集等低电压低功耗应用。
▸提出直接电流反馈（DCFB）结构，实现轨到轨输出摆幅并降低功耗。
▸采用自动电阻匹配技术，通过片上修调实现精确增益控制，抑制工艺、温度和失配影响。
ISSCC 2012Session 21Analog CircuitsBCD6-SOI
本文提出了一款采用BCD6-SOI工艺的线性功率放大器，用于超声成像发射器，实现了90Vpp输出摆幅和720MHz增益带宽积（GBW）。该设计解决了超声谐波成像中对高输出功率、高工作频率以及高线性度的需求，有效抑制了二次谐波。
▸实现了90Vpp高输出摆幅与720MHz高增益带宽积的线性功率放大器，适用于MHz频段超声成像。
▸采用BCD6-SOI工艺，结合高压与高频性能，优化了线性度以满足谐波成像要求。
ISSCC 2012Session 21Analog Circuits
本文提出一种新型三级放大器，通过优化的频率补偿技术，能够驱动1-15nF的大电容负载，同时实现0.016mm2的小面积和144µW的低功耗，GBW大于0.95MHz。解决了多级放大器驱动大电容负载时的稳定性问题，相比现有技术显著降低了功耗和面积。
▸提出一种新型的三级放大器频率补偿方案，能够稳定驱动1-15nF宽范围电容负载，克服传统阻尼因子控制技术的功耗和面积瓶颈。
▸在0.016mm2的小面积内实现144µW的低功耗，同时保持大于0.95MHz的增益带宽积，适用于高色深LCD驱动器的参考缓冲器。
ISSCC 2012Session 21Analog Circuits
该论文提出了一种用于无线传感网络实时时钟的超低功耗32.768kHz晶振，通过DLL辅助技术实现了5.58nW的功耗，解决了传统晶振功耗过高的问题，适用于nW级微系统。
▸采用DLL辅助技术替代传统高功耗振荡器结构，大幅降低晶振功耗至5.58nW。
▸通过动态偏置和低功耗电路设计，实现了在32.768kHz频率下的超低功耗运行。
ISSCC 2012Session 21Analog Circuits0.16µm CMOS
该论文提出了一种适用于1.1V电源电压的0.0025mm²带隙电压基准电路，采用标准0.16µm CMOS工艺，解决了深亚微米技术中电源电压接近材料带隙时经典带隙结构无法使用的问题。
▸提出了一种面积仅为0.0025mm²的紧凑型带隙电压基准电路，适用于低电压应用。
▸实现了在-100°C低温下仍能稳定输出约900mV的参考电压，扩展了工作温度范围。
ISSCC 2012Session 21Analog Circuits65nm CMOS
该论文提出了一种在65nm CMOS工艺中实现的1至10GHz可调连续时间低通滤波器，采用Gm-C拓扑结构，解决了高频通信应用中滤波器截止频率不足的问题，实现了目前已知最高的截止频率。
▸实现了1至10GHz的宽范围可调截止频率，为当时最高报告值。
▸采用Gm-C拓扑结构，并针对高频下极点对Q因子精度进行了优化，保证了传输函数的准确性。
ISSCC 2012Session 21Analog Circuits90nm CMOS
本文提出了一种基于环形振荡器积分器的4阶巴特沃斯滤波器，在0.55V低电压下实现了61dB SNR和67dB SFDR，带宽为7MHz，解决了传统OTA积分器在低电压下增益和带宽难以兼顾的问题。
▸采用环形振荡器（ring oscillator）代替传统OTA实现积分器，避免了低电压下OTA增益和带宽的折衷，实现了低电压高性能滤波。
▸通过环形振荡器积分器构建4阶巴特沃斯滤波器，在0.55V供电下达到61dB SNR和67dB SFDR，同时保持7MHz带宽。
ISSCC 2012Session 21Analog Circuits
本文实现了一款60V可编程增益放大器(PGA)，支持±10V差分输入范围和5V输出，适用于±24V供电的工业过程控制应用。该设计采用电容增益架构，在存在大共模电压的情况下实现小电压信号的采集，并具有低功耗特性。
▸采用电容增益架构实现60V高压PGA，简化设计并降低功耗。
▸在±10V差分输入和±24V供电下实现27nV/√Hz的低噪声和137dB的高共模抑制比(CMRR)。
ISSCC 2012Session 21Analog Circuits
该论文提出了一种0.3至1.2GHz可调谐的4阶开关gm-C带通滤波器，用于替代可重构接收机中笨重且不可调谐的SAW/BAW滤波器。通过开关gm-C技术实现了>55dB的最终抑制和+2dBm的带外IIP3，解决了片上滤波器调谐范围有限和线性度不足的问题。
▸采用开关gm-C技术实现4阶带通滤波器，避免了电感的使用，支持工艺缩放和宽调谐范围。
▸实现了0.3-1.2GHz的连续可调谐中心频率，同时保持>55dB的带外抑制和+2dBm的带外IIP3，兼顾了高选择性和高线性度。
ISSCC 2011Session 13Analog Circuits0.18µm SiGe BiCMOS
提出一种差分ADC驱动放大器，采用0.18µm SiGe BiCMOS工艺，通过NPN-heavy电路和前馈嵌套米勒架构，在3.3V供电下实现108dBc IM3@100MHz，用于驱动高速高精度ADC，解决了传统工艺无法在先进节点实现的问题。
▸使用NPN-only RF BiCMOS工艺替代昂贵的DI SiGe CB工艺，降低成本并兼容主流节点。
▸提出前馈嵌套米勒架构，结合NPN-heavy电路设计，实现高线性度并抑制失真。
ISSCC 2011Session 13Analog Circuits
提出了一款36V JFET输入双极性运算放大器，采用漂移补偿电路和晶圆级双温度激光微调技术，实现了最大失调漂移低至1µV/°C，比现有技术提高3倍，同时具有11MHz带宽、5.1nV/√Hz噪声和-126dB THD+N的优异性能。
▸提出一种漂移补偿电路结合晶圆级双温度激光微调方法，将失调漂移降低到1µV/°C，突破传统高精度运放的温度稳定性极限。
▸在36V高压工艺下同时实现了高增益带宽(11MHz)、低噪声(5.1nV/√Hz)和极低失真(-126dB THD+N)，达到功耗与性能的良好平衡。
ISSCC 2011Session 13Analog Circuits
本文提出了一种用于轨到轨精密电压传感的14位模数接口，实现了6.7nV/√Hz的噪声性能和亚毫赫兹的1/f拐角。通过结合斩波/自稳零和抗混叠滤波技术，解决了传感器接口在极低频下的低噪声和高精度需求。
▸实现了亚毫赫兹的1/f噪声拐角，显著降低了低频噪声，适用于微开尔文分辨率温度传感器等应用。
▸采用轨到轨输入范围，同时保持6.7nV/√Hz的低噪声密度和14位分辨率，兼顾了动态范围和精度。
ISSCC 2011Session 13Analog Circuits
该论文提出了一种采用连续时间增益误差降低环路的斩波电流反馈仪表放大器，解决了传统CFIA因跨导器失配导致增益精度有限的问题，实现了0.06%的未修调增益误差。
▸提出连续时间增益误差降低环路，通过反馈环路自动校正跨导器失配引起的增益误差，无需修调。
▸结合斩波技术降低低频噪声和失调，同时保持高增益精度和低功耗。
ISSCC 2011Session 13Analog Circuits
本文提出了一种斩波运算放大器，实现了5.9nV/√Hz的低噪声、0.78µV的最大偏移和28.3nV/°C的偏移漂移。通过优化输入跨导和采用斩波技术，有效降低了基带噪声和直流误差。
▸采用斩波技术降低基带噪声，使噪声主要由宽带热噪声决定，避免了高频噪声的混叠。
▸通过提高输入跨导来降低热噪声底限，同时优化反馈环路稳定性，实现了极低的噪声和偏移性能。
ISSCC 2011Session 13Analog Circuits
该论文提出了一种无滤波器集成的D类音频放大器，解决了传统D类放大器需要外部LC滤波器、信号失真和电源噪声抑制差的问题。通过先进的设计实现了0.0012%的THD+N和96dB的PSRR，输出功率1.2W。
▸无滤波架构，无需外部LC滤波器，减小系统尺寸和成本。
▸通过特殊反馈和调制技术实现了极低的失真（0.0012% THD+N）和极高的电源抑制比（96dB PSRR）。
ISSCC 2011Session 13Analog Circuits
本文提出一种无电流调节元件(CRE)的降压-升压LED驱动器，利用误差平均的SenseFET电流检测技术直接调节LED电流，解决了传统驱动器因串联CRE导致的效率损失问题，实现了超过13%的效率提升。
▸消除LED驱动器中串联的电流调节元件(CRE)，直接驱动LED以减少功率损耗。
▸采用基于误差平均的SenseFET电流检测方案，实现高精度电流调节，避免使用传统感测电阻。
ISSCC 2011Session 13Analog Circuits
该论文提出了一种简单的LED灯驱动IC，集成了智能功率因数校正功能，旨在解决传统LED驱动中功率因数低和效率低的问题。通过创新的电路设计，实现了低成本、高性能的LED照明解决方案。
▸提出了一种智能功率因数校正技术，无需复杂的外部元件即可实现高功率因数。
▸采用简单的电路结构，降低了芯片成本和系统复杂度。
ISSCC 2010Session 4Analog Circuits45nm CMOS
本文提出了一种在45nm CMOS工艺下实现的3.2GHz采样率、800MHz带宽的高可重构模拟FIR滤波器。通过采用高速DAC和可编程二进制加权Gm级，利用深亚微米CMOS快速开关特性，解决了低电压下高性能模拟滤波的难题。
▸实现了3.2GHz采样率和800MHz带宽的高可重构模拟FIR滤波器，突破了深亚微米CMOS下模拟滤波的性能瓶颈。
▸利用45nm CMOS的快速开关特性，采用高速DAC与可编程二进制加权Gm级结构，实现了完全可重构性。
ISSCC 2010Session 4Analog Circuits65nm CMOS
A 105dB-Gain 500MHz-Bandwidth 0.1Ω-OutputImpedance Amplifier for an Amplitude Modulator in 65nm CMOS
该论文提出了一种用于幅度调制器的放大器，实现了105dB增益、500MHz带宽和0.1Ω输出阻抗，解决了混合开关幅度调制器中线性放大器带宽和输出阻抗的瓶颈问题。
▸采用多级级联的增益提升技术，在65nm CMOS工艺下实现了105dB的高增益和500MHz的宽带宽。
▸通过特殊的输出级设计，将输出阻抗降低至0.1Ω，满足幅度调制器对低输出阻抗的要求。
ISSCC 2010Session 4Analog Circuits45nm CMOS
该论文在45nm CMOS工艺中实现了一款Class-D音频驱动器，能够驱动8Ω负载输出525mW功率，并达到了79%的效率和100dB的SNR。为了解决缺少高压晶体管、高器件噪声和漏电等挑战，采用了二阶自然采样BD双面调制（NBDD）环路。
▸在45nm低压CMOS工艺中实现了高效的Class-D音频驱动器，克服了缺少高压器件和器件噪声大的问题。
▸采用二阶自然采样BD双面调制（NBDD）技术，在低电压下实现了高SNR和低失真。
ISSCC 2010Session 4Analog Circuits65nm CMOS
该论文提出了一种采用65nm CMOS工艺的Class-G耳机驱动器，旨在平衡Class-D的高效率与Class-AB的高音频质量，同时避免开关噪声干扰射频功能。通过优化电源电压切换策略，实现了低功耗和高保真音频输出。
▸提出了一种适用于耳机应用的Class-G架构，结合了Class-D的效率优势和Class-AB的低噪声特性。
▸在65nm CMOS工艺下实现了高效的电源管理，通过动态切换供电电压降低功耗。
ISSCC 2010Session 4Analog Circuits0.13µm CMOS
该论文提出一款在0.13µm CMOS工艺下实现的1.5V 10mW全特性立体声音频CODEC，针对低电压和低功耗需求，集成了蓝牙无线电和电源管理单元。该CODEC包含麦克风PGA、音频ΔΣ ADC和DAC、扬声器驱动器及麦克风偏置发生器，适用于蓝牙耳机和智能手机等无线设备。
▸实现了1.5V低电压、10mW超低功耗的立体声音频CODEC，显著延长便携设备电池寿命。
▸将CODEC与蓝牙无线电和电源管理单元单芯片集成，减小了系统体积和成本。
ISSCC 2010Session 4Analog Circuits
本文提出了一种斩波稳定的多路径电流反馈仪表放大器（CFIA），通过连续时间纹波降低环路（RRL）消除斩波引起的纹波，实现了2µV的偏移和21nV/√Hz的噪声密度。该设计解决了传统斩波放大器需要额外滤波或自动调零的问题。
▸采用多路径电流反馈结构结合斩波稳定，实现了低噪声和低失调。
▸引入连续时间纹波降低环路（RRL），无需额外的陷波滤波器或自动调零即可有效抑制斩波纹波。