ISSCC 2020Session 3Analog Circuits
该论文提出了一种集成BAW振荡器，能够在温度、封装应力和老化条件下实现±30ppm以内的频率稳定性，适用于高产量制造。它解决了传统石英晶体振荡器在尺寸、成本和集成度方面的局限性，为物联网无线传感器节点提供了小型化、低功耗的替代方案。
▸采用BAW谐振器替代传统石英晶体，实现片上集成，减小了体积和成本。
▸通过电路设计和校准技术，在温度、封装应力和老化条件下保持±30ppm的频率稳定性。
ISSCC 2020Session 23Analog Circuits
该论文提出了一种采用电容退化技术和非线性斜率因子补偿的动态放大器，用于流水线ADC中的残差放大器，在41µW超低功耗下实现了16MS/s采样率和99.2dB SFDR的高线性度，解决了传统闭环放大器功耗高的问题。
▸提出电容退化动态放大器架构，利用动态操作消除静态电流，显著降低功耗。
▸引入非线性斜率因子补偿技术，通过调整电容退化程度来抑制放大器失真，提升线性度。
ISSCC 2020Session 23Analog Circuits
提出了一种采用共模复制技术的仪表放大器，实现了130dB CMRR。该技术同时提升固有CMRR和输入共模阻抗，有效抑制源阻抗不平衡导致的CMRR退化，适用于高阻抗传感器前端。
▸提出共模复制技术，同时增强固有CMRR和输入共模阻抗
▸通过共模复制环路补偿源阻抗不平衡，提升总CMRR
ISSCC 2020Session 23Analog Circuits
本文提出了一种用于微型超声探头的跨阻放大器（TIA），实现了2pA/√Hz的低输入噪声和36dB的连续时间增益补偿，以解决超声回波信号因传播衰减而时变的问题。该设计适用于心腔内超声探头等应用，提升了信号质量并减少了电缆数量。
▸提出了一种低噪声跨阻放大器架构，实现2pA/√Hz的噪声性能，适用于微型超声探头阵列。
▸实现了36dB连续时间增益补偿，无需离散时间控制，简化了系统设计并提高了精度。
ISSCC 2020Session 23Analog Circuits
本文提出一种具有频率均衡技术的D类音频放大器，通过在反馈回路中引入频率均衡来抑制PWM残留混叠失真，从而在保持极低静态电流（0.41mA）的同时实现0.00091%的超低THD+N。解决了传统PWM反馈电路中因残留混叠失真导致的THD+N与静态电流之间的权衡问题。
▸提出频率均衡技术，通过在反馈路径中嵌入滤波网络，有效抑制PWM残留混叠失真，无需提高开关频率或增加滤波器阶数。
▸实现了0.41mA的极低静态电流与0.00091%的THD+N，打破了传统设计中功耗与线性度之间的折衷。
ISSCC 2020Session 23Analog Circuits
该论文提出了一种混合ΔΣ-PWM D类音频放大器，实现了28W输出功率、-108.9dB THD和-102.2dB THD+N，峰值效率达91%，并降低了EMI发射。通过全差分H桥输出级和优化的栅极驱动设计，解决了高效率与低失真之间的权衡问题。
▸采用混合ΔΣ-PWM调制架构，结合了ΔΣ调制的高线性度和PWM的高效率优势。
▸使用N-LDMOS器件和自举电路实现高效栅极驱动，同时通过片上稳压器确保器件安全运行。
ISSCC 2020Session 23Analog Circuits
本文提出一种适用于电池荷电状态(SOC)监测的库仑计数器，能够处理0至60V的输入电压，并采用信号相关供电电流技术以降低功耗。在-50°C至125°C的宽温度范围内，实现了±0.5%的增益精度，解决了传统库仑计数器功耗高、易受偏移漂移影响的问题。
▸提出信号相关供电电流技术，使功耗随输入信号动态调整，降低平均功耗。
▸实现0-60V宽输入电压范围，适应多种电池系统。
ISSCC 2020Session 23Analog Circuits
该论文提出了一种用于电子皮肤的无线多通道电阻电容传感器节点，采用类CDMA的电阻/电容-电压转换器同时记录16通道电阻和16通道电容传感器，并集成了边缘编码PWM UWB收发器实现低功耗无线传输。在70µW功耗和1.19mm²面积内实现了32通道传感与无线通信。
▸提出类CDMA的电阻/电容-电压转换器，可以同时并行读取多通道电阻和电容传感器，提高通道效率。
▸采用边缘编码PWM UWB收发器，实现低功耗、面积高效的无线数据传输。
ISSCC 2020Session 23Analog Circuits
该论文提出了一种用于汽车激光雷达的电流域模拟前端，实现4GS/s采样率和80dB动态范围，支持相位编码脉冲压缩直接飞行时间检测。解决了传统电压域AFE在高速高动态范围下的功耗和线性度限制。
▸采用电流域架构，利用电流信号处理实现高动态范围和高速采样，避免电压摆幅限制。
▸结合相位编码脉冲压缩技术，在保持高分辨率测距的同时降低了对峰值光功率的要求。
ISSCC 2019Session 18Analog Circuits65nm CMOS
该论文提出了一种192pW的超低功耗混合带隙-阈值电压参考电路，通过利用尺寸诱导的侧效应补偿工艺依赖性，解决了传统带隙参考在低功耗应用中静态功耗过高的问题。
▸提出了一种混合带隙-阈值电压参考架构，结合CTAT和PTAT特性实现低功耗。
▸利用尺寸诱导的侧效应（如沟道长度调制）补偿工艺偏差，无需额外校准电路。
ISSCC 2019Session 18Analog Circuits
这篇论文提出了一种使用同步信号注入的32MHz晶体振荡器，实现了快速启动，解决了低功耗传感器节点中晶体振荡器启动时间长导致能耗高的问题。
▸提出同步信号注入技术，通过在起振过程中注入与晶体谐振频率同步的信号，大幅缩短启动时间。
▸优化了电路设计，在实现快速启动的同时保持低功耗，适用于BLE等低占空比应用。
ISSCC 2019Session 18Analog Circuits65nm CMOS
本文提出一种采用两步注入技术的54MHz晶体振荡器，在65nm CMOS工艺中实现30倍的启动时间缩短。解决了传统注入技术需要注入频率精确匹配晶振频率的难题，降低了启动时间，适用于低功耗通信系统。
▸提出两步注入技术，无需注入频率与晶振频率精确匹配，克服了PVT变化下的频率失配问题。
▸实现30倍启动时间缩短，显著降低占空比系统的平均功耗。
ISSCC 2019Session 18Analog Circuits
提出一种基于直流维持放大器的32kHz晶体振荡器，在0.5V电压下仅消耗0.55nW功率，解决了传统Pierce振荡器在物联网应用中功耗过高的问题。
▸采用直流维持放大器替代传统交流耦合结构，大幅降低静态功耗
▸实现0.5V超低电压工作与0.55nW超低功耗，适用于能量受限的IoT设备
ISSCC 2019Session 18Analog Circuits
本文提出了一种采用静音斩波方案的自稳零电压缓冲器，通过优化占空比的自稳零稳定环路，解决了传统自稳零缓冲器低频噪声高和输入电流随输入电压变化的问题，实现了低噪声和恒定输入电流。
▸提出静音斩波（Quiet Chopping）方案并结合自稳零稳定环路，有效降低低频噪声密度。
▸通过优化占空比，使自稳零缓冲器的低频噪声密度从原来的√5倍降低至与传统结构相当的水平。
ISSCC 2019Session 18Analog Circuits
该论文提出了一种基于时域两步转换的电容数字转换器（CDC），实现了16fJ/转换步的能效，解决了传统SAR CDC在高分辨率下功耗效率下降以及ΔΣ CDC复杂度高的问题。
▸采用时域两步转换架构，将电容变化转换为时间差，避免了对低噪声比较器或OTA的需求，从而降低功耗。
▸通过两步量化实现高分辨率与低功耗的折中，达到16fJ/转换步的极优能效。
ISSCC 2019Session 18Analog Circuits
该论文提出了一种高保真音频解码器，通过采样保持噪声滤波和Poly R技术，解决了DAC参考噪声限制SNR、大输出摆幅下THD+N退化以及高负载电容导致的放大器环路增益失真问题。实现了-105dBc THD+N（-114dBc HD2）在2.8Vpp摆幅和120dB DR的性能。
▸采用采样保持噪声滤波技术有效降低DAC参考热噪声，无需额外功耗。
▸提出Poly R结构，在保持高输出摆幅的同时显著改善THD+N性能。
ISSCC 2018Session 3Analog Circuits
本文提出了一种采用分割CDAC系数乘法器的低功耗3.25GS/s 4阶可编程模拟FIR滤波器，用于宽带模拟信号处理。该设计利用离散时间电路技术克服深亚微米CMOS中的模拟设计挑战，实现了高采样率与可编程性。
▸使用分割CDAC结构实现可编程系数乘法，在提供灵活性的同时降低功耗和面积。
▸实现了3.25GS/s的高采样率与4阶FIR滤波，适用于宽带应用。
ISSCC 2018Session 3Analog Circuits
该论文提出了一种面积高效的PWM残余混叠减少技术，实现了低静态电流（0.96mA）和低失真（THD+N 0.0032%）的1.45W D类音频放大器，解决了闭环D类放大器中因PWM高频残余混叠导致的相位误差和占空比误差失真问题。
▸提出面积高效的PWM残余混叠减少电路，在不增加芯片面积的前提下有效抑制由反馈PWM高频残余混叠引起的失真。
▸通过优化调制和功率级设计，在极低静态电流下实现高保真音频放大，满足移动设备对电池续航和高音质的需求。
ISSCC 2018Session 3Analog Circuits
本文提出一种采用Gm噪声消除技术的全差分D类音频放大器，有效抑制1/f噪声并避免传统斩波引起的混叠和线性度下降。实现了0.0004% THD+N（-108dB）、112dB SNR和3.15W输出功率，适用于高保真音频应用。
▸提出Gm噪声消除（GmNC）技术，在不影响线性度的前提下抑制1/f噪声，替代传统斩波方法。
▸采用全差分脉冲宽度调制（PWM）架构，实现高功率输出（3.15W）同时保持极低失真。
ISSCC 2018Session 3Analog Circuits
本文提出一款2×20W、THD+N低至0.0013%的D类音频放大器，采用闭环架构以改善传统开环D类放大器的线性度、噪声和电源抑制比问题，并在全功率范围内保持一致的音频性能。
▸通过闭环控制技术有效抑制输出功率级非理想开关行为导致的失真，实现极低THD+N（0.0013%）。
▸在2×20W立体声输出下，从低功率到最大功率均能保持一致的线性度和噪声性能，克服了传统D类放大器性能随功率下降的问题。
ISSCC 2018Session 3Analog Circuits
本文提出了一种CMOS双RC频率参考电路，通过采用双RC结构补偿温度漂移，实现了在-45°C至85°C范围内±250ppm的高精度，同时保持了低功耗特性，解决了传统RC频率参考精度低的问题。
▸提出双RC结构，通过两个RC网络的比例关系抵消温度影响，显著提高频率稳定度。
▸无需修调即可达到±250ppm精度，相比传统RC参考（~0.1%）精度提升约4倍。
ISSCC 2018Session 3Analog Circuits
本文提出一种无需稳压器的亚0.5V晶体振荡器，用于能量收集的蓝牙低功耗无线电。通过双模式跨导方案和可缩放自参考啁啾注入技术，解决了在变化电源电压下的启动和稳态挑战，实现了14.2nJ的启动能量。
▸提出regulation-free sub-0.5V晶体振荡器架构，避免使用中间电源转换器，降低损耗和成本。
▸采用Dual-Mode gm Scheme和Scalable Self-reference Chirp Injection (SSCI)技术，实现在不稳定亚0.5V电源下的可靠启动和稳态运行。
ISSCC 2018Session 3Analog Circuits
本文提出了一种静默数字辅助自动调零稳定电压缓冲器，用于高阻抗传感器和采样电压参考的读出。该缓冲器通过自动调零稳定拓扑实现极低的输入电流（0.6pA）和偏移（0.6µV），同时避免了传统斩波放大器的高输入电流问题。
▸提出了一种自动调零稳定拓扑，其中单个放大器始终存在于信号路径中，减少了开关切换，从而降低了输入电流。
▸通过数字辅助技术进一步优化性能，实现了0.6pA的输入电流和0.6µV的偏移，显著优于传统斩波放大器。
ISSCC 2017Session 5Analog Circuits
提出了一种动态分布偏置温度传感器，通过动态元件匹配(DEM)技术显著改善系统失配，未修调条件下达到0.87°C(3σ)的高精度，同时功耗仅18.75μW，面积仅0.00946mm²。
▸采用动态分布偏置(Dynamic-Distributing-Bias)技术降低功耗并提高能效
▸引入动态元件匹配(DEM)技术，将未修调3σ温度误差从20°C改善至1°C，并解决输出非单调性问题
ISSCC 2017Session 5Analog Circuits
该论文提出了一种全集成、超低功耗的带隙电压和电流参考电路，仅消耗9.3nW功率，解决了传统参考电路在超低功耗实现中性能不稳定的问题。通过创新的电路设计，在极低功耗下实现了对工艺、电压和温度变化的强抗扰性。
▸提出了一种9.3nW的全集成带隙电压和电流参考电路，同时提供稳定的电压和电流输出。
▸采用新型低功耗架构，在纳瓦级功耗下保持传统带隙参考的高精度和温度稳定性。
ISSCC 2017Session 5Analog Circuits
本文提出了一种具有共模采样和开关电容驱动能力的低噪声、低失调、低漂移电容增益放大器，解决了传统放大器在驱动开关电容ADC时性能受限的问题，实现了19nV/√Hz噪声、2μV失调和75μA功耗。
▸提出了一种结合放大器共模采样（CMS）和开关电容驱动能力的电容增益放大器（CGA）架构，兼容多种传统开关电容ADC输入。
▸利用电容增益网络的高线性、无静态功耗和低噪声特性，实现了极低的噪声（19nV/√Hz）、失调（2μV）和功耗（75μA），同时具有低漂移性能。
ISSCC 2017Session 5Analog Circuits
提出了一种超低功耗的电源无关松弛振荡器，通过创新的电路设计实现了对电源电压和温度的高稳定性，解决了传统松弛振荡器频率易受电压和温度影响的问题。
▸采用电源无关的偏置技术，使振荡器频率对电源电压变化不敏感，实现±0.49%/V的电压稳定性。
▸通过温度补偿电路将温度系数降低至96ppm/°C，同时保持极低的0.68nW/kHz功耗。
ISSCC 2017Session 5Analog Circuits
该论文提出了一种正交松弛振荡器，并引入工艺引起的频率误差补偿环路，以解决工艺变化导致的频率不准确问题，实现低功耗、高精度的参考频率生成。
▸提出正交松弛振荡器结构，通过正交相位关系降低相位噪声。
▸设计工艺引起的频率误差补偿环路，自动校准频率偏差，无需外部修调。
ISSCC 2017Session 5Analog Circuits
该论文提出一种基于频率锁定环（FLL）的环形振荡器，用于高分辨率频率测量应用。通过在1ms时间窗口内实现3ns峰峰值累积抖动，解决了由于功率循环和转换时间限制导致的频率测量精度问题。
▸采用频率锁定环架构替代传统锁相环，避免了鉴相器和电荷泵等复杂电路，降低抖动
▸通过优化环形振荡器设计，在长时间窗口（1ms）内实现了3ns峰峰值的极低累积抖动
ISSCC 2017Session 5Analog Circuits
该论文提出了一种用于物联网应用的低功耗24MHz数字控制晶体振荡器，通过快速启动技术解决了传统晶体振荡器启动时间过长导致的高功耗问题。
▸提出了一种数字控制晶体振荡器架构，实现了36nJ的启动能量和超过13倍的启动时间缩短。
▸通过优化电路设计和控制算法，在95μW的低功耗下实现了24MHz的稳定时钟输出。
ISSCC 2017Session 5Analog Circuits
本文提出了一种采用折叠PWM技术的多电平Class-D音频放大器，解决了传统H桥结构在高功率音频系统中电磁干扰严重和效率低下的问题。该放大器在8Ω负载下实现10W输出，效率高达91%，THD+N仅为0.0023%。
▸提出多电平Class-D架构，通过折叠PWM技术降低开关幅度，从而减少电磁干扰并提高效率。
▸实现了91%的高功率效率和0.0023%的超低总谐波失真加噪声，显著优于传统Class-D放大器。
ISSCC 2017Session 5Analog Circuits65nm CMOS
本文提出了一种基于反相器的低压差稳压器（LDO），采用65nm CMOS工艺，在最低0.2V电源电压下实现了轨到轨调节和超过-20dB的电源抑制比（PSR），解决了超低压操作下LDO的噪声抑制和调节难题，适用于动态电压频率调整（DVFS）系统中的点负载供电。
▸采用反相器结构设计LDO，实现了在超低电源电压下的轨到轨输出调节范围，克服了传统LDO在低压下的电压裕度限制。
▸在0.2V最低电源电压下达到超过-20dB的PSR，显著提升了超低压场景下的噪声抑制能力。
ISSCC 2017Session 5Analog Circuits
该论文提出了一种由0.0013mm²的D类控制器驱动的1A LDO稳压器，解决了传统模拟LDO在高负载电流下需要高静态电流驱动大功率晶体管，以及数字LDO控制电路面积随功率晶体管增大而增加的问题。
▸采用D类控制器驱动LDO，显著减小了控制电路面积（仅0.0013mm²），同时支持1A大负载电流。
▸通过D类控制器的开关特性，降低了静态功耗，提高了轻载效率。
ISSCC 2017Session 5Analog Circuits
本文提出了一款适用于汽车音响系统的5通道80W多相D类音频放大器，集成了低延迟ΔΣ模数转换器用于数字化反馈，实现了0.004%的总谐波失真加噪声性能。通过采用多相架构和低延迟ADC，解决了传统D类放大器在汽车环境中高功率、低失真和低延迟的挑战。
▸采用多相D类架构，实现5通道80W高输出功率的同时保持低失真。
▸集成低延迟ΔΣ ADC，通过双1位噪声整形环路转换共模和差模信号，实现高线性度反馈。
ISSCC 2016Session 5Analog Circuits
该论文提出了一种采用抖动注入技术的24MHz晶体振荡器，实现了快速启动，解决了物联网无线节点中晶体振荡器启动时间过长导致能量浪费的问题。通过抖动注入技术，在保持低功耗的同时显著缩短了启动时间。
▸提出了一种基于抖动注入的快速启动技术，通过注入抖动信号加速晶体振荡器的起振过程。
▸实现了在24MHz频率下快速启动，同时保持低功耗，适用于蓝牙低功耗等物联网应用。
ISSCC 2016Session 5Analog Circuits
该论文提出了一种采用开关电阻方案的自偏置唤醒定时器，实现了4.7nW的超低功耗和13.8ppm/°C的温度稳定性，解决了电池受限传感器节点中唤醒定时器功耗高、精度差的问题。
▸提出自偏置架构，无需外部偏置电路，降低功耗和面积
▸采用开关电阻方案实现温度补偿，在低功耗下获得高精度定时
ISSCC 2016Session 5Analog Circuits
本文提出了一种39.25MHz无LDO堆叠放大器晶体振荡器（SAXO），工作在I/O电压下，实现了19µW超低功耗和278dB FOM。通过引入低通滤波器，将1kHz偏移相位噪声从-122dBc/Hz降至-139dBc/Hz，解决了传统晶体振荡器在低功耗下相位噪声差的问题。
▸提出堆叠放大器结构（SAXO）实现无LDO操作，直接工作在I/O电压，降低功耗和面积。
▸通过Miller效应和有源电阻倍增技术，实现27MΩ的大电阻（面积仅1800μm²），并利用增益放大实现500pF等效电容，从而集成低通滤波器降低相位噪声。
ISSCC 2016Session 5Analog Circuits
本文提出一种利用交叉耦合对再生技术的可编程增益放大器，以420μW功耗实现100GHz增益带宽积，解决了低功耗宽带宽放大器设计的挑战。
▸利用交叉耦合对的再生特性实现增益增强，同时保持极低功耗
▸在亚毫瓦功率水平下达到100GHz增益带宽积，显著优于传统宽带放大器结构
ISSCC 2016Session 5Analog Circuits
该论文提出一种用于闭环神经调节的斩波稳定生物信号放大器，能够在存在大刺激伪影的情况下记录微小神经信号。通过提升输入阻抗至300MΩ并实现40mVpp线性输入范围，同时仅消耗2µW功耗，解决了传统前端难以同时处理大信号和保持信号完整性的问题。
▸提出一种斩波稳定生物信号放大器，实现了40mVpp的线性输入范围，能够处理大刺激伪影而不失真。
▸通过电路技术将输入阻抗提升至300MΩ，显著降低信号源负载效应，提高记录质量。
ISSCC 2016Session 5Analog Circuits
本文提出了一种用于传感器前端、功耗低于1μW的斩波放大器，采用基于逆变器的0.2V供电输入级，实现了36nV/√Hz的低输入参考噪声。该设计解决了低带宽无线传感器节点中前端放大器功耗与噪声之间的瓶颈问题，适用于EEG监测等应用。
▸采用0.2V超低供电电压的逆变器输入级，通过噪声效率优化实现极低功耗下的低噪声性能。
▸结合斩波技术有效抑制1/f闪烁噪声和放大器失调，同时保持整体功耗低于1μW。
ISSCC 2016Session 5Analog Circuits
本文提出了一种单片集成的五电平D类音频功率放大器，能够提供2×70W的输出功率。该设计旨在减小输出LC滤波器尺寸并降低功率损耗，特别关注电池供电应用中的近空闲功率损耗问题。
▸采用五电平调制技术，相比传统三电平D类功放，可显著减小输出滤波器尺寸并降低电磁干扰。
▸通过优化的电路架构和功率级设计，实现了高效率和高输出功率，同时降低了近空闲状态下的功率损耗。
ISSCC 2016Session 5Analog Circuits
本文提出一种采用PWM共模控制的全差分D类音频放大器，通过稳定共模环路增益克服反馈电阻匹配限制，实现了118dB的电源抑制比和0.00067%的总谐波失真加噪声，输出功率达3.1W，适用于电池供电的移动设备。
▸提出PWM共模控制技术，在不增加额外功耗的前提下有效提升全差分D类放大器的电源抑制比。
▸通过优化环路增益和反馈网络设计，同时实现极低THD+N和高输出功率。
ISSCC 2016Session 5Analog Circuits0.18μm CMOS
本文提出了一种摆动增强的差分松弛振荡器，通过改进电路结构提高了相位噪声性能，在1.4V电压下实现了10.5MHz频率、162.1dBc/Hz的FOM和9.86psrms的周期抖动。该设计解决了松弛振荡器相位噪声性能落后于环形振荡器的问题。
▸采用摆动增强技术提升差分松弛振荡器的输出电压摆幅，从而改善相位噪声。
▸通过差分结构设计抑制共模噪声和电源噪声，进一步降低抖动。
ISSCC 2016Session 5Analog Circuits
A 10MHz-Bandwidth 4µs-Large-Signal-Settling 6.5nV/√Hz-Noise 2µV-Offset Chopper Operational Amplifier
该论文提出了一种斩波运算放大器，实现了10MHz带宽、4微秒大信号建立时间、6.5nV/√Hz噪声和2微伏失调，解决了精密测量系统中对高精度、低噪声和快速响应的需求。
▸采用改进的斩波技术同时实现极低的失调电压（2μV）和低噪声（6.5nV/√Hz），并保持高带宽（10MHz）。
▸通过电路设计优化实现了大信号建立时间仅4μs，兼顾了直流精度与动态响应速度。
ISSCC 2016Session 24Analog Circuits65nm LP CMOS
该论文提出一款用于GPS信号处理的自校准加速器，采用模拟计算技术实现高能效。在65nm LP CMOS工艺下，实现了36.8 2b-TOPS/W的能效，解决了传统数字处理能效低的问题。
▸采用模拟计算替代传统数字处理，大幅降低功耗并提升能效。
▸集成自校准机制，补偿模拟电路的工艺偏差和温度变化，保证计算精度。
ISSCC 2016Session 24Analog Circuits40nm
该论文提出了一种无源开关电容矩阵乘法器（SCMM），通过协同设计的无位线存储器实现高能效矩阵乘法，在40nm工艺下达到2.5GHz工作频率和7.7TOPS/W的能效。
▸采用300aF单位边缘电容实现高速低能耗的电荷域计算
▸协同设计无位线存储器，消除传统位线功耗瓶颈
ISSCC 2016Session 24Analog Circuits
该论文提出了一款用于视觉受损者导航设备的低功耗3D视觉处理器，工作在0.6V低电压下，功耗仅8mW。它通过处理立体或ToF相机生成的深度图像，将其转换为3D点云，以提取环境空间信息，从而辅助导航。
▸针对导航应用定制了极低功耗的3D视觉处理架构，在0.6V电压下实现全系统功能。
▸采用高效的深度图像到点云转换算法，结合专用硬件加速，显著降低计算能耗。
ISSCC 2015Session 5Analog Circuits
本文提出一种37µW双模式晶体振荡器，仅使用单个晶体即可同时生成MHz和kHz时钟，从而消除无线传感器节点中通常需要的第二个晶体，降低成本和尺寸。该振荡器适用于单晶体无线电系统，解决了多晶体带来的面积和成本问题。
▸提出双模式操作架构，单个晶体可工作在MHz和kHz两种频率模式，替代传统两个晶体的方案。
▸实现极低功耗37µW，适合电池供电的无线传感器节点，同时保持频率稳定性。
ISSCC 2015Session 5Analog Circuits
本文提出一种数字辅助单点校准的CMOS带隙电压基准，用于燃油表等高精度应用。通过数字辅助校准技术，在单点校准条件下实现了±0.08%的3σ误差，显著提高了基准电压的精度。
▸提出数字辅助单点校准方法，无需多点修调即可实现高精度
▸利用数字逻辑辅助模拟电路，降低工艺偏差对基准电压的影响
ISSCC 2015Session 5Analog Circuits65nm CMOS
该论文提出了一种29nW的超低功耗带隙基准电路，通过创新的电路设计解决了传统BGR在低功耗下温度稳定性差的问题，实现了极低功耗下的精确电压参考。
▸采用亚阈值区MOSFET替代传统PN二极管，大幅降低功耗至29nW
▸通过新型温度补偿技术，在低功耗下保持高温度稳定性