ISSCC 2026Session 9Wireless
该论文提出了一种可扩展的多线圈能量共享无线功率接收网络，用于分布式体感皮层刺激的脑机接口。通过互联所有接收单元的功率输出，每个单元能以时分复用方式访问网络总功率，无需额外接收线圈，显著提升了效率和鲁棒性。
▸提出多线圈可扩展能量共享的无线功率接收网络架构，实现分布式刺激器间的功率互联。
▸采用时分复用刺激方式，每个接收单元通过多输入单输出结构共享全网功率，无需额外线圈，提高效率和鲁棒性。
ISSCC 2026Session 8Wireline I/O65nm CMOS
该论文提出一款180-240Gb/s模拟密集型PAM-4发射机，采用三级级联2-to-1模拟MUX降低复杂度和寄生电容，通过可重构4-tap FFE、电流注入和双T-coil技术提升输出摆幅与带宽，实现了0.70pJ/b的模拟能效。
▸采用三级级联2-to-1模拟MUX，显著降低内部高速节点和输出节点的寄生电容，简化电路复杂度。
▸结合可重构4-tap FFE与电流注入技术，有效提升PAM-4输出摆幅。
ISSCC 2026Session 32Data Converters28nm CMOS
本文提出了一种98.5dB SNDR、250kHz带宽的连续时间增量Zoom ADC，采用智能跟踪技术扩展输入跟踪带宽至奈奎斯特频率，并利用浮尾电阻线性化Gm-C积分器实现高线性度和高效率。该设计在28nm CMOS工艺下实现，功耗仅400µW，FoMs达到186.5dB。
▸提出智能跟踪（Smart-Tracking）技术，通过动态步长调整将输入跟踪带宽扩展到奈奎斯特频率，解决了传统Zoom ADC跟踪带宽受限的问题。
▸采用浮尾电阻（Floating-Tail-Resistor）线性化Gm-C积分器，在低电压下实现高线性度和高效率，提升了整体ADC性能。
ISSCC 2026Session 31AI / ML28nm
该论文提出了一种基于推测解码的LLM处理器，通过三个创新点（指数双重用MAC、草稿反向传播目标混合精度数据流、草稿提前启动并行计算）解决了LLM解码瓶颈，实现了10.29倍速度提升。
▸指数双重用MAC：通过重用指数部分减少计算冗余，提高乘法累加效率。
▸草稿反向传播目标混合精度数据流：在草稿模型反向传播时采用混合精度，优化权重和KV缓存效率。
ISSCC 2026Session 26Power Management
本文针对5G FR2 CMOS功率放大器因高峰均比导致的低效率问题，提出了一种紧凑型双电容中继SPT电源调制器，采用无过冲自适应恒导通时间控制，实现了小于290ns的快速跟踪，使用0402小尺寸电感，适用于紧凑型PA阵列。
▸提出双电容中继结构，减少了冗余电容和开关，实现紧凑设计
▸采用无过冲自适应恒导通时间控制，避免了传统控制中的过冲问题，同时提升跟踪速度
ISSCC 2026Session 26Power Management
本文提出了一种电感位于中间（inductor-at-middle）的混合降压转换器，用于高电流密度垂直供电。通过开关总线复用控制，将功率电感复用为信号反馈路径，简化了引脚密集型分布式供电网络中信号与功率网络的协同设计。原型实现了3.17A/mm2的垂直电流密度。
▸提出电感位于中间的混合降压拓扑，优化垂直供电电流密度。
▸通过开关总线复用控制，共享功率-信号路径，消除复杂的信号与功率网络协同设计挑战。
ISSCC 2026Session 21RF & Wireless
本文提出了一种CMOS混合共栅电流积分采样器，用于解决宽带ADC前端中的线性度、带宽和抖动限制。该前端采用混合共栅V-I转换器、变压器耦合电感峰化和自动功率门控保持缓冲器，在51GHz带宽内实现了超过37dB的SNDR，并在128GS/s前端中展示了优越的SNDRBW-性能。
▸提出混合共栅V-I转换器，结合变压器耦合电感峰化技术，显著提升带宽和线性度。
▸采用自动功率门控保持缓冲器，降低功耗并改善采样保持性能。
ISSCC 2026Session 2Digital Processors
该论文提出了一种用于4D高斯溅射(4DGS)的处理器，通过自适应二次插值、递归计算重用和树状并行渲染技术，解决了4DGS在内存需求、冗余计算和PE利用率低的问题。在D-Nerf数据集上实现了0.24mJ/帧的渲染能量，能效提升6.11倍。
▸提出了自适应二次插值方法，减少内存需求并提高插值精度。
▸引入了递归计算重用技术，避免重复计算，降低计算冗余。
ISSCC 2026Session 2Digital Processors
该论文提出了一种建模/渲染统一的3D高斯溅射处理器，通过局部感知的动态细粒度渲染引擎和局部优化的统一渲染工作流，显著减少了冗余计算和能量消耗。该处理器在统一可重构架构中实现了神经建模和高斯渲染，相比现有3D GS加速器，渲染吞吐量提升3.4倍，每帧能耗降低74.1%，建模延迟降低数个数量级。
▸提出局部感知的动态细粒度渲染引擎，减少冗余计算。
▸设计局部优化的统一渲染工作流，降低能量消耗。
ISSCC 2026Session 18Other28nm CMOS
该论文实现了一款28nm工艺的视觉自回归（VAR）加速器，通过差分视觉注意力放大器推测关键令牌实现选择性执行，并采用全路径优化的MXINT处理单元适应偏态数据分布，以及链式反应式并行生成利用空间相关性，在47.3TFLOPs/W能效和小于0.6%的FID损失下取得37.6倍加速。
▸提出差分视觉注意力放大器（Differential Visual Attention Amplifier）用于推测关键令牌，减少非必要计算。
▸设计了全路径优化的MXINT处理单元，适应偏态数据分布，提升能效。
ISSCC 2026Session 12Clocking & PLLs
Abstract This work presents a 28nm deeply power-scalable reconfigurable series-resonance/ClassF VCO with mutual-inductance self-cancellation and hybrid 8-shaped coupling techniques, achieving power sc
ISSCC 2026Session 12Clocking & PLLs
本文提出了一种磁增强前馈波形整形CMOS振荡器，通过隐式共模噪声消除技术实现了超低相位噪声。在7.5GHz载波下，1MHz偏移处相位噪声达到-146.72dBc/Hz，FoM为190.6dBc/Hz，适用于量子计算和精密仪器等应用。
▸采用磁增强前馈波形整形技术，改善振荡器相位噪声性能。
▸提出隐式共模噪声消除方法，在不增加额外功耗的情况下抑制共模噪声。
ISSCC 2026Session 12Clocking & PLLs28nm CMOS
本文提出了一种14GHz斩波-折叠采样锁相环（PLL），集成了kT/C噪声消除采样鉴相器（SPD）和自注入压控振荡器（VCO）。该设计通过解耦抖动与鉴相增益、滤除闪烁噪声，实现了33.8fsrms的低抖动和-80.8dBc的高参考杂散抑制。
▸提出kT/C噪声消除采样鉴相器（SPD），将抖动与相位检测增益解耦，降低了热噪声影响。
▸采用斩波-折叠（chopper-refolding）方案抑制闪烁噪声，提升了低频相位噪声性能。
ISSCC 2026Session 11Data Converters
本文提出了一种流水线SAR ADC，采用基于电流缓冲器的积分采样器实现电阻输入和高线性度；通过浮空电荷转移器与多比特预转换技术实现线性残差放大并加速第二级转换。该ADC在250MHz奈奎斯特输入下实现了94.5dB SFDR，为200MS/s以上离散时间ADC中最高。
▸提出基于电流缓冲器的积分采样器，实现电阻输入并保持高线性度。
▸提出浮空电荷转移器(FCT)结合多比特预转换(MB-PC)，实现线性残差放大并加速第二级转换。
ISSCC 2026Session 10Digital Circuits28nm CMOS
本文提出SharpSAT，一种基于启发式学习的布尔可满足性（SAT）问题加速器，在28nm工艺上实现了SAT/UNSAT情况下0.8μs/16.1μs的快速求解时间。通过快速子句学习单元、双BCP单元和启发式变量决策器，相比先前加速器获得21.11倍/2.61倍的加速比。
▸设计了快速子句学习单元，通过从冲突中推导约束来剪枝搜索空间。
▸提出双BCP（布尔约束传播）单元，加速蕴涵传播过程。
ISSCC 2025Session 5RF & WirelessGaN
本文提出了一种基于GaN的SLCG-Doherty-Continuum功率放大器，能够在1.35至7.6GHz的超宽带范围内实现超过38%的6dB回退效率，解决了多频段、高PAPR信号下基站和卫星通信对高效率功率放大的需求。
▸提出SLCG-Doherty-Continuum架构，结合了Doherty和连续模式技术，实现了超宽带和高回退效率。
▸采用GaN工艺，在1.35-7.6GHz频段内实现>38%的6dB回退效率，覆盖多个非连续频段。
ISSCC 2025Session 28Sensors
本文提出了一种用于高分辨率浮空目标位移检测的电容数字转换器，通过低通RC前端将传感电容转换为相移，并利用高分辨率相位域Delta-Sigma调制器进行数字化，实现了143dB动态范围和119dB共模抑制比。该设计有效抑制了电场干扰，解决了浮空目标在高频下的干扰问题。
▸采用低通RC前端将电容变化转换为相移，结合相位域Delta-Sigma调制器实现高分辨率数字化。
▸通过前端和读出电路的固有高/低通噪声滤波，同时抑制低频和高频干扰，提升共模抑制比。
ISSCC 2025Session 24Data Converters
提出了一种12位3GS/s流水线ADC，采用基于门控LMS算法的分段线性非线性校准技术，解决了开环残差放大器引起的增益误差和严重非线性问题。该校准方法在后台通过dither注入和门控LMS自适应更新校准系数，相比传统多项式校准具有更低复杂度。
▸首次将门控LMS算法应用于流水线ADC的分段线性非线性校准，实现高效的背景校准。
▸采用分段线性逼近代替多项式拟合非线性，降低了校准复杂度并提高了收敛速度。
ISSCC 2025Session 2Digital Processors
本文针对资源受限边缘设备上3D高斯散射（3D GS）渲染速度慢、能效低的问题，提出了一种基于形状感知混合架构的3D GS处理器。通过早期计算跳过和高斯分布优化技术，实现了每帧毫焦级能效和373fps的高帧率。
▸提出形状感知混合架构，根据高斯分布形状动态调整计算资源分配，提升处理效率。
▸引入早期计算跳过机制，提前终止低贡献高斯点的渲染，减少冗余计算。
ISSCC 2024Session 9Data Converters
本文提出了一种时间交织的管道SAR ADC，通过共享残差积分放大器实现了高能效，解决了传统CTDSM在宽带下设计复杂和传统pipeline功耗高的问题。该ADC在200MHz带宽下达到71dB SNDR，FoMs为173dB。
▸提出共享残差积分放大器架构，降低了多通道交织中的硬件开销和功耗。
▸结合管道SAR和时间交织技术，实现了宽带高动态范围ADC的高能效设计。
ISSCC 2024Session 6AI / ML
A 0.35V 0.367TOPS/W Image Sensor with 3-Layer Optical-Electronic Hybrid Convolutional Neural Network
本文提出了一种0.35V供电、能效为0.367TOPS/W的图像传感器，集成了三层光学-电子混合卷积神经网络。该设计通过像素级和阵列级特征提取，解决了传统图像传感器与云处理或片上AI处理器之间的功耗和数据传输延迟问题。
▸提出光学-电子混合卷积神经网络架构，在传感器层面实现三层卷积计算，减少数据搬运功耗。
▸在0.35V超低电压下工作，实现0.367TOPS/W的高能效，同时保持图像处理能力。
ISSCC 2024Session 3Analog Circuits0.18μm CMOS
该论文提出了一种面积为0.028mm²的32MHz RC频率基准，采用0.18μm CMOS工艺。通过创新的补偿技术，解决了传统片上电阻温度系数大和长期漂移的问题，在-40°C至125°C范围内实现了±900ppm和±1600ppm的不准确度。
▸采用新型电阻类型或温度补偿方案，有效抑制了P-poly电阻的老化漂移，提升了长期稳定性。
▸实现了极小面积（0.028mm²）的RC频率基准，适合低成本IoT应用。
ISSCC 2024Session 22Analog Circuits
该论文提出了一种4.8GS/s、7-ENoB的时间交织SAR ADC，采用基于dither的背景时序歪斜校准方法，解决了传统校准方法对输入信号类型有限制的问题。通过bit-distribution-based技术进一步提升了性能。
▸提出基于dither的背景时序歪斜校准方法，适用于所有类型的输入信号，无需依赖高频或大振幅等条件。
▸采用bit-distribution-based技术优化ADC性能，实现4.8GS/s高速采样下7-ENoB的有效位数。
ISSCC 2024Session 19RF & Wireless
本文提出了一种基于振荡模式分裂技术的四核四模VCO，覆盖13.7至41.5GHz频率范围，实现了214.1dBc/Hz的FoMT，解决了毫米波VCO在宽调谐范围与低相位噪声之间的权衡难题。
▸提出振荡模式分裂技术，通过多核多模切换实现超宽频率调谐范围。
▸采用四核四模架构，在保持低相位噪声的同时显著扩展了工作频段。
ISSCC 2023Session 8mm-Wave
本文提出一种11.5至14.3GHz的双核增强Class-F压控振荡器（VCO），通过共模噪声自消除技术实现了192.8dBc/Hz的FoM（@1MHz偏移），解决了移动设备中对低功耗、小面积和低相位噪声本地振荡器的严格要求。
▸采用双核增强Class-F结构，提高功率效率同时降低相位噪声。
▸引入共模噪声自消除技术，有效抑制共模噪声对相位噪声的影响。
ISSCC 2023Session 31RF & Wireless
该论文提出了一种采用Twin-OOK调制的正交不确定中频IR-UWB收发机，旨在解决短脉冲无线通信中的同步困难和能效问题。通过创新的调制和架构设计，改善了链路余量并提升了能效。
▸提出Twin-OOK调制方式，在不降低能效的前提下改善基带同步性能。
▸采用正交不确定中频架构，降低接收机设计复杂性并提高链路余量。
ISSCC 2023Session 24mm-WaveSiGe BiCMOS
该论文提出了一种200-350GHz SiGe BiCMOS频率倍频器，采用基于槽线的模式去耦谐波调谐技术，实现了超宽带太赫兹信号生成。该技术有效解决了硅基太赫兹生成中带宽与输出功率的折中问题。
▸提出基于槽线的模式去耦谐波调谐技术，通过优化谐波阻抗实现宽频带和高输出功率。
▸在SiGe BiCMOS工艺上实现了200-350GHz的超宽带倍频器，覆盖了太赫兹频段的关键应用频段。
ISSCC 2023Session 17Data Converters
该论文提出了一种基于环形放大器的流水线时间交织逐次逼近寄存器型模数转换器，通过分裂型MDAC和开关参考去耦电容技术，在1GS/s采样率下实现了10-ENOB精度和10mW功耗，解决了高速高精度ADC功耗过高的问题。
▸提出分裂型MDAC结构，将传统MDAC拆分为两个子DAC，降低了环形放大器的负载和功耗。
▸采用开关参考去耦电容技术，在保持阶段动态调整参考电压，提高了SAR ADC的线性度。
ISSCC 2022Session 9mm-Wave
本文提出一种基于可扩展网格拓扑的多核基频振荡器，工作频率范围为53.6-60.2GHz，实现了-136.0dBc/Hz@10MHz偏移的优异相位噪声性能，解决了毫米波高速通信中本地振荡器相位噪声要求严苛的问题，避免了使用次谐波振荡器和倍频器带来的面积和功耗开销。
▸提出可扩展的网格拓扑结构，实现多核基频振荡器的协同工作，有效降低相位噪声。
▸采用多核振荡器架构，利用相位耦合改善噪声性能，同时保持宽调谐范围。
ISSCC 2022Session 19Power Management65nm Bulk CMOS
本文提出了一款在65nm bulk CMOS工艺中实现的1V供电、92-102GHz功率放大器，采用可扩展的128-to-1功率合成器，实现了32.1dBm输出功率和15%峰值PAE。该设计解决了毫米波频段低电压下高输出功率和高效率的挑战。
▸提出了可扩展的128-to-1片上功率合成器结构，在低电压下实现高输出功率
▸在65nm bulk CMOS工艺中实现了W波段（92-102GHz）功率放大器，达到32.1dBm输出功率和15%峰值PAE
ISSCC 2022Session 19Power ManagementSiGe BiCMOS
该论文提出了一种基于槽线（slotline）功率合成技术的D波段（110-130GHz）Doherty功率放大器，采用SiGe BiCMOS工艺实现，解决了毫米波/亚毫米波频段硅基功率放大器输出功率低、无源网络损耗大的问题。最终实现了超过22dBm的饱和输出功率。
▸提出了基于槽线（slotline）的功率合成技术，有效降低了D波段无源网络的损耗，提高了功率合成效率。
▸将Doherty架构应用于110-130GHz频段，实现了高线性度和高效率的功率放大。
ISSCC 2022Session 10Data Converters
本文提出一种Zoom-增量计数混合型ADC，在0.014mm²的小面积内实现了103dB SNDR和100dB全摆幅共模抑制比，解决了传统高分辨率ADC面积过大的问题，适用于IoT和智能传感应用。
▸提出Zoom-增量计数混合架构，结合Zoom ADC的高分辨率优势和增量计数ADC的小面积优势。
▸通过创新电路设计实现103dB SNDR的同时将面积缩小至0.014mm²，并达到100dB全摆幅CMRR。
ISSCC 2022Session 10Data Converters
提出了一种0.004mm² 200MS/s的流水线SAR ADC，通过kT/C噪声消除技术大幅减小第一级采样电容，同时设计PVT鲁棒的环形放大器，在降低功耗和面积的同时实现高速高精度转换。
▸提出kT/C噪声消除技术，允许使用远小于传统方案的采样电容，从而降低ADC驱动器和参考缓冲器的设计复杂度与功耗。
▸设计了一种对工艺、电压、温度变化具有鲁棒性的环形放大器(Ring-Amp)，在低功耗下实现高速残余放大。
ISSCC 2021Session 27Data Converters
该论文提出了一种采用电容堆叠和动态缓冲技术的四阶噪声整形逐次逼近寄存器（SAR）模数转换器（ADC），实现了250kHz带宽和93dB SNDR，有效解决了传统噪声整形SAR中放大器功耗高、噪声大的问题。
▸提出电容堆叠技术，在不增加额外电容面积的情况下实现高阶噪声整形，降低了功耗和噪声。
▸采用动态缓冲技术替代传统高增益放大器，进一步减少功耗并提高能效。
ISSCC 2021Session 20AI / ML65nm CMOS
本文提出了一种60GHz四核基波压控振荡器（VCO），利用环形三耦合变压器实现多核耦合，并消除了模式模糊问题，在65nm CMOS工艺中达到了186.5dBc/Hz的优值（FoM），满足了5G通信对毫米波本振低相位噪声的严格要求。
▸提出环形三耦合变压器拓扑，实现四核VCO的紧凑耦合与高效功率合成。
▸通过独特的变压器设计消除了多核振荡器中的模式模糊问题，确保唯一稳定的振荡模式。
ISSCC 2020Session 9Data Converters
该论文提出了一种具有4倍无源增益和二阶失配误差整形的噪声整形逐次逼近寄存器（SAR）模数转换器（ADC），解决了无源环路滤波器无法提供增益导致的噪声抑制有限问题，实现了40kHz带宽、90dB SNDR的高分辨率。
▸通过无源增益技术实现4倍电压增益，有效抑制比较器噪声和kT/C噪声。
▸采用二阶失配误差整形技术，降低电容失配影响，提升线性度。
ISSCC 2020Session 16Data Converters
该论文提出了一种带有kT/C噪声消除技术的13位40MS/s SAR ADC，通过集成噪声消除电路显著减小了采样电容，解决了传统大电容导致的输入驱动和参考缓冲器设计难题。
▸提出kT/C噪声消除技术，允许使用极小采样电容，从而大幅减小芯片面积和驱动负载
▸在0.005mm2的小面积下实现了13位40MS/s的高性能SAR ADC，突破了面积与精度之间的权衡
ISSCC 2014Session 9Wireless
该论文提出了一种用于米级通信的13.3mW 500Mb/s IR-UWB收发器，通过链路裕量增强技术解决了高数据率与低功耗之间的矛盾，适用于医疗成像等需要高信息速率传输的场景。
▸提出链路裕量增强技术，在不增加发射功率的情况下提高接收灵敏度，从而支持500Mb/s的高数据率。
▸采用低功耗架构设计，实现13.3mW的总功耗，适合电池供电的医疗设备。
ISSCC 2008Session 19Clocking & PLLs
该论文提出了一种基于低过采样率ΔΣ调制和嵌入式FIR噪声滤波的1GHz分数N PLL时钟发生器。解决了宽带PLL中环形VCO无法有效抑制高频量化噪声的问题，实现了小于1ppm的频率分辨率并兼顾短期与长期抖动性能。
▸提出低过采样率（Low-OSR）ΔΣ调制技术，降低量化噪声在带内的贡献，避免宽带PLL设计中噪声恶化。
▸采用嵌入式FIR噪声滤波结构，在不增加额外模拟滤波器的情况下增强高频量化噪声抑制能力。