RF & Wireless

该论文提出了一种集成OLED/OPD与CMOS SoC的SpO2/ExG监测贴片，利用有机材料的光学特性和CMOS SoC的功能性能，实现了低功耗（141µW）的血氧和心电图监测。解决了传统分立器件在柔性、低成本生物医学监测中的集成难题。

该论文提出了一款176通道、体积仅0.5cm³、重量0.7g的无线植入式神经刺激器，用于脊髓损伤后运动功能恢复。通过硬膜外脊髓刺激调制腰骶神经网络，实现了对大鼠运动功能的恢复。

该论文提出了一种用于射频电流无源混频器的滤波跨阻放大器（TIA），功耗仅为1.92mW。通过优化电路结构，在保持低输入阻抗的同时实现了滤波功能，有效降低了混频器输出端的电压摆幅，改善了接收机的噪声和线性度性能。

该论文提出了一种用于电气平衡双工器的双频平衡网络，工作频率0.7-1GHz，旨在解决FDD移动系统中在TX和RX两个频率上同时平衡天线阻抗的挑战。通过片上可调阻抗实现双频段隔离，适用于4G/5G移动系统。

该论文提出了一种用于RF功率放大器的供电调制器，实现了83%的效率和-136dBm/Hz的噪声性能，适用于LTE-40MHz和GSM 35dBm应用。解决了在平均功率跟踪和包络跟踪方法中，如何设计高效低噪声的供电调制器集成电路的挑战。

该论文提出了一种用于5G相控阵的28GHz高效线性功率放大器，采用28nm bulk CMOS工艺。通过优化电路结构，解决了毫米波功率放大器在功率回退下的效率与线性度折衷问题。

本文提出了一种在65nm CMOS工艺中实现的300GHz无线锁定2×3阵列，通过创新的锁相技术实现了5.4dBm的辐射功率和5.1%的直流到射频效率，解决了太赫兹频段CMOS阵列频率和相位锁定困难的问题。

本文设计了一种工作在86-94.3GHz W波段的CMOS发射机，采用65nm工艺实现了15.3dBm输出功率和9.6%的效率，解决了高频段功率与效率的权衡问题，适用于成像和雷达系统。

该论文提出了一种频率可重构的毫米波功率放大器，采用主动阻抗合成和非对称非隔离组合器架构，能够在宽频率范围内实现近最优性能。解决了传统功率放大器因输出匹配或组合网络带宽限制而工作频率范围有限的问题。

该论文在28nm CMOS工艺中设计了一款68.1至96.4GHz的可变增益低噪声放大器（LNA），以支持E-Band通信系统的高数据速率需求。通过实现超过20dB的增益和宽频带内平坦的噪声系数，解决了宽带低噪声接收前端的关键挑战。

该论文提出了一款工作在300GHz的40nm CMOS发射机，支持6通道32-QAM调制，每通道数据率高达17.5Gb/s，解决了太赫兹频段多通道超高速无线通信的难题。

该论文提出了一种基于边缘插值器的数字时间转换器（DTC），在28nm CMOS工艺下实现了2GHz工作频率、244fs分辨率和1.2ps峰值INL，解决了高速DTC在高分辨率与低非线性度之间的权衡问题。

该论文提出了一种混合模式注入频率锁定环（MI-FLL），用于自校准注入锁定振荡器（ILO）的锁定范围和相位噪声，解决了传统ILO锁定范围窄且需要额外功耗的问题。通过闭环配置，无需增加注入电流即可拓宽锁定范围并降低相位噪声。

本文提出了一种双模式时间交织环形压控振荡器(RVCO)，在0.003mm²的小面积上实现了1.7-3.5GHz的调谐范围，并达到了90-150kHz的1/f³相位噪声转角。通过时间交织技术，突破了传统环形振荡器相位噪声性能的限制。

该论文提出了一种工作在190.5GHz的模式切换VCO，采用0.13μm BiCMOS工艺，通过创新的模式切换技术实现了20.7%的连续调谐范围和-2.1dBm的最大输出功率，解决了毫米波/太赫兹频段VCO调谐范围受限的问题。

该论文提出一种用于物联网（IoE）的互补LC压控振荡器（VCO），通过共模共振技术实现了195dBc/Hz的优值和200kHz的低闪烁噪声拐角。解决了传统VCO在高性能与低噪声之间的权衡问题。

该论文提出了一款2-16GHz BiCMOS ΔΣ分数N PLL频率合成器，集成了VCO和倍频器，用于无线回程应用。解决了无线基础设施中高频宽带频率合成集成度低的问题。

该论文提出了一种采用级联时间放大时钟偏移子采样技术的3阶2.1GHz锁相环（PLL），通过3阶反馈环路实现大低频环路增益以抑制相位噪声，同时利用级联时间放大技术解决了高阶环路导致的建立时间恶化问题，实现了4.2μs的快速建立时间。

本文提出了一种可扩展的28GHz耦合锁相环（PLL），采用65nm CMOS工艺，通过单线同步技术实现大规模5G毫米波阵列中不同单元之间的相位一致性。解决了瓦片式MIMO/相控阵中LO分布和相位噪声的挑战。

该论文在65nm CMOS工艺中实现了一个集成0.56THz频率合成器，解决了太赫兹频段本地振荡器源的需求。该合成器具有21GHz的锁定范围和-74dBc/Hz@1MHz偏移的相位噪声，适用于行星科学、天体物理和射电天文学等应用。

本论文提出一种基于FBAR（薄膜体声波谐振器）的频率参考，输出750MHz，工作在750mV电源下，功耗仅1.1mW，精度达到±3ppm。该设计旨在替代传统石英晶体振荡器，以满足新兴无线应用（如可穿戴设备和物联网）对低成本、小尺寸和晶圆级制造的需求。

本文提出了一种在0.13μm CMOS工艺中实现的2.4GHz VCO，通过使用ISF操纵技术显著改善了近端相位噪声，在10kHz至2MHz偏移频率范围内实现了190dBc/Hz的FOM。该技术有效抑制了闪烁噪声对相位噪声的影响，满足了IEEE 802.11a/b/g等通信标准对低近端相位噪声的要求。

提出了一种2.4GHz 4mW的无电感RF整数N合成器架构，解决了接收机中最后一个电感问题。采用环形振荡器替代LC-VCO，实现了与传统LC振荡器相当的相位噪声和FOM，同时显著减小面积、降低耦合、拓宽调谐范围并支持多相位输出。

本文提出了一种采用被动缩放环路滤波器的65nm CMOS锁相环，工作频率范围为70.5至85.5GHz，有效解决了传统主动环路滤波器引入额外噪声的问题，实现了全集成且低相位噪声的毫米波频率合成器。

该论文提出了一种320GHz锁相发射机，用于外差太赫兹成像系统，解决了太赫兹成像中因缺乏低噪声放大器而导致的灵敏度不足和照明源功率需求过大的问题。通过集成锁相环和功率放大器，实现了3.3mW的辐射功率和22.5dBm的等效全向辐射功率。

该论文提出了一种降低1/f噪声上变频的技术，应用于Class-D和Class-F振荡器，以改善近载波相位噪声性能。该技术避免了现有方案需要额外可调电感或恶化20dB/dec区域相位噪声的缺点。

该论文提出了一种具有隐式共模谐振的VCO拓扑，通过巧妙的设计实现了共模谐振而无需额外的电感，解决了传统VCO中由于差分对晶体管进入三极管区导致的品质因数退化问题。该设计在不增加面积和功耗的前提下，提升了VCO的相位噪声性能。

该论文提出了一种基于数字亚采样架构的ADC-PLL，利用电压域数字化实现低功耗低抖动频率合成。在65nm CMOS工艺中实现了2.2GHz振荡频率、4.2mW功耗和-242dB的FOM，解决了传统PLL功耗与噪声折中的问题。

本文提出了一种高度数字化的频率合成器，采用环形振荡器频率-数字转换和噪声消除技术，解决了数字分数N PLL中量化噪声和杂散性能较差的问题。

该论文提出了一种基于中频正交反向散射技术的5.8GHz射频供电收发器，实现了113μW的32-QAM发射机，解决了传统多级调制收发器功耗高的问题。

该论文提出了一种用于极低占空比无线传感系统的2.4GHz发射机，通过超低泄漏设计实现了亚400pW的待机功耗，并在发射时达到+10dBm输出功率和43.7%的系统效率，解决了能量采集系统中待机功耗过高的问题。

本文设计了一款600μW的蓝牙低功耗（BLE）前端接收机，采用0.13μm CMOS工艺，旨在满足能量采集供电的无线传感器和体域网应用。通过利用BLE标准中更宽的信道间隔和宽松的阻塞容差，实现了极低功耗的接收机架构。

本文提出了一种采用双IF多N路径架构的2.4GHz唤醒接收器，在65nm CMOS工艺中实现，解决了低功耗无线传感器网络中的高灵敏度与干扰抑制问题。该接收器在0.5V单电源下实现了-97dBm的灵敏度（10kb/s，10^-3 BER），具有低数据速率和强干扰耐受能力。

该论文提出一款功耗仅6.3mW的蓝牙低功耗（BLE）收发器，通过重用片上匹配网络同时实现接收端的镜像抑制滤波和发射端的谐波抑制滤波，从而减少面积和功耗，适用于物联网可穿戴设备。

本文提出一款功耗仅10mW的蓝牙低功耗收发器，集成了片上匹配网络，解决了无线传感器节点在低功耗、抗干扰和小尺寸之间的权衡问题。通过采用LO运行在接收频率以下或等于接收频率的架构，降低了LO生成和分布的功耗。

该论文提出了一款面向物联网应用的超低功耗全集成蓝牙低功耗（BLE）/IEEE802.15.4/私有协议射频SoC。其接收功耗仅3.7mW，发射功耗4.4mW，并采用基于ADPLL的快速频率跳变技术实现高效频率合成。

本文提出一种基于接收器基FLL（RBFLL）的2.4GHz多通道OOK接收器，通过AFC初始调谐后关闭以降低功耗，并由RBFLL补偿频率误差，实现了227pJ/b的能效和-83dBm的灵敏度，适用于物联网应用。

该论文提出了一种RF-to-BB电流复用宽带接收机，通过并行N-path有源/无源混频器和单MOS管极点-零点低通滤波器，解决了传统无源混频器优先接收机中噪声系数差和线性度下降的问题，实现了功耗与性能的更好权衡。

该论文提出了一种全集成的高度可重构离散时间超外差接收机，通过采用离散时间信号处理技术解决了传统超外差架构中高质量因子带通滤波器难以集成的问题，从而避免了零中频或低中频接收机中的闪烁噪声、时变直流偏移、带内本振泄漏和对二阶互调敏感等问题。

该论文提出了一种增强对谐波阻塞器鲁棒性的噪声消除接收机，通过采用两个基于无源混频器的下变频路径，在保持低噪声系数的同时，提高了对位于LO频率整数倍附近的阻塞器的容忍度。

该论文提出了一种工作在1.0至2.5GHz的波束赋形接收机，采用恒定跨导矢量调制器，每个天线单元功耗低于9mW，解决了多天线系统中低功耗和高线性度的权衡问题。

该论文提出了一种全集成包络消除与恢复（EER）CMOS功率放大器，工作于1.95GHz，通过集成包络/相位生成器解决了传统线性PA效率低的问题，实现了高功率效率与低失真。

该论文提出了一种极坐标天线阻抗检测与调谐技术，用于改善3G/4G CMOS功率放大器的效率，解决因天线阻抗失配导致的效率下降问题。通过实时检测和调谐，提升了功率放大器在失配条件下的整体性能。

该论文提出了一种全集成、11阶、4记忆项、温度补偿的复杂模拟多项式预失真器，用于无线基础设施射频功率放大器的线性化。它采用0.18μm CMOS工艺，无需校准，在100MHz至4GHz频率范围内功耗仅200mW，可提供高达25dB的线性度改善，解决了小基站中数字预失真功耗高、成本高的问题。

针对RFID接收机中TX泄漏导致灵敏度下降的问题，提出了一种基于死区放大器的新TX泄漏抑制技术。该技术有效减少了来自发射机的连续波泄漏，提高了接收机灵敏度。

该论文提出了一种用于WCDMA/LTE应用的1.8GHz线性CMOS功率放大器，通过采用供应路径切换方案来提高平均功率效率，解决了线性CMOS PA在移动终端中效率低下的问题。

本文提出了一种采用串并联变压器、晶体管堆叠和放大器堆叠三种技术的阵列RF功率放大器，在低电压CMOS工艺下实现了高输出功率和大带宽。该PA工作在5.3GHz，提供30.3dBm输出功率和1.9GHz带宽。

该论文提出了一种利用互混消除的相位噪声和杂散滤波技术，解决了在存在大功率阻塞信号时，接收机因互混导致的噪声系数恶化问题。通过该技术，可以在不依赖外部射频滤波的情况下，有效抑制阻塞信号引起的相位噪声和杂散干扰。

该论文提出了一种在天线输入端同时实现空间和频域滤波的技术，旨在提高多天线收发器的线性度。通过全无源开关电容网络，实现了高达+10dBm的带外/波束外输入参考1dB压缩点（P1dB），显著改善了传统方案的线性度与噪声折中。

该论文提出了一种无SAW滤波器的模拟前端接收器设计，适用于TDD和FDD系统。通过去除SAW滤波器和外部balun，降低了成本和插入损耗，同时提高了接收器对带外大干扰的处理能力。