子分类 · Digital Circuits

CIM

47 篇相关 JSSC 论文

JSSC 2025第3期MemorySRAMCIM
A 8-b-Precision 6T SRAM Computing-in-Memory Macro Using Segmented-Bitline Charge
提出一种新型SRAM-CIM结构，采用分段位线电荷共享方案，实现低能耗高信号容限的乘累加操作。
28nm CMOS, 7.2ns计算延迟, 22.75 TOPS/W能效
JSSC 2025第3期MemoryCIM
T-PIM An Energy-Efficient Processing-in-Memory Accelerator for End-to-End On-Devi
T-PIM是一种支持端到端设备上训练的高能效内存计算加速器。
无
JSSC 2025第3期MemorySRAMCIM
TTCIM A Tensor-Train In-Memory-Computing Processor Using Bit-Level-Sparsity Opti
提出TT@CIM处理器，利用张量分解和位级稀疏优化技术提升内存计算能效。
28nm CMOS, 峰值能效5.99-691.13 TOPS/W
JSSC 2025第10期MemorySRAMCIM
Hybrid SRAMROM Compute-in-Memory Architecture for High Task-Level Energy Efficie
首款超高密度SRAM/ROM混合存内计算架构，提升Transformer模型能效。
22-Mb ROM CiM, 896-kb SRAM CiM, 8928 kb/mm² 重量密度
JSSC 2025第11期MemorySRAMCIM
Hybrid SRAMROM Compute-in-Memory Architecture for High Task-Level Energy Efficie
首次提出超高密度SRAM/ROM混合存内计算架构，用于变压器模型的多位乘累加运算。
22-Mb ROM CiM, 896-kb SRAM CiM, 8928 kb/mm²
JSSC 2024第1期MemoryCIM
A Nonvolatile AI-Edge Processor With SLCMLC Hybrid ReRAM Compute-in-Memory Macro
提出一种采用混合模式ReRAM的非易失性AI边缘处理器，解决能效与计算延迟问题。
22nm工艺, 51.4 TOPS/W, 472.7µs唤醒响应时间, 67.2 TOPS/W（8位输入/8位权重/22-24位输出）
JSSC 2024第1期MemoryCIM
MulTCIM Digital Computing-in-Memory-Based Multimodal Transformer Accelerator Wit
MulTCIM是一种基于数字内存计算的Transformer加速器，通过混合稀疏性优化能效。
2.24 µJ/Token, 2.50×–5.91×能效提升
JSSC 2024第2期Data ConvertersEmerging MemoryNeural Network Accelerator
Design and Implementation of a Hybrid ADCDAC-Free Input-Sparsity-Aware Precision
设计并实现了一种基于180nm CMOS技术的1Mb RRAM存内计算芯片，采用时间分复用电路和稀疏感知技术，免除了DAC和ADC需求。
180nm CMOS, 13.32 Mb/mm2 (22nm节点归一化), 17.36 TOPS/W (INT4)
JSSC 2024第3期MemoryCIM
A 4-bit Calibration-Free Computing-In-Memory Macro With 3T1C Current-Programed D
提出一种无需校准的4位电流编程存内计算宏，采用3T1C eDRAM单元，提升能效和精度。
65nm CMOS, 233-304 TOPS/W, 0.4ms刷新间隔, CIFAR10 >90%推理准确率
JSSC 2024第5期MemoryCIM
An Energy-Efficient Computing-in-Memory NN Processor With Set-Associate Blockwis
提出一种支持稀疏性和高利用率的存内计算神经网络处理器，能效达9.5 TOPS/W。
65nm CMOS, 9.5 TOPS/W at 4-bit precision
JSSC 2024第6期Data ConvertersDACSRAM
A 28-nm 501-TOPSW P-8T SRAM Compute-In-Memory Macro Design With BL Charge-Sharin
提出一种基于PMOS的8T SRAM存内计算宏设计，采用BL电荷共享技术降低DAC和ADC硬件成本。
28nm CMOS, 0.6-1.2V, 50.1-TOPS/W, CIFAR-10准确率91.26%
JSSC 2024第6期MemorySRAMCIM
Cramming More Weight Data Onto Compute-in- Memory Macros for High Task-Level Ene
提出一种基于1T-MLC ROM的存内计算宏单元，以提高存储密度和能效。
未明确提及具体性能指标
JSSC 2024第7期MemoryEmerging MemoryCIM
A 65-nm RRAM Compute-in-Memory Macro for Genome Processing Fan Zhang
首款基于RRAM的存内计算宏单元，专为基因组处理优化。
65nm CMOS, 1.0V, 2.07 TOPS/W, 2.12 G suffixes/J
JSSC 2024第7期MemorySRAMCIM
An 8b-Precision 6T SRAM Computing-in-Memory Macro Using Time-Domain Incremental
一种采用时域增量技术的8位精度6T SRAM存内计算宏单元，实现高能效MAC运算。
28nm CMOS, 39.31 TOPS/W能效, 6.6ns计算延迟, 8b-MAC运算, 64次累加/周期, 22b输出精度
JSSC 2024第7期MemoryCIM
PRESTO A Processing-in-Memory-Based k-SAT Solver Using Recurrent Stochastic Neur
基于存内计算的k-SAT求解器PRESTO，采用随机神经网络和混合信号电路架构
65nm CMOS, 0.4mm²核心面积, 100-500MHz工作频率, 35.4mW峰值功耗
JSSC 2024第8期MemoryCIM
A 28-nm Floating-Point Computing-in-Memory Processor Using Intensive-CIM Sparse-
提出一种28nm浮点存内计算处理器，采用密集-稀疏架构提升能效。
28nm CMOS
JSSC 2024第8期MemoryCIM
SP-PIM A Super-Pipelined Processing-In-Memory Accelerator With Local Error Predi
SP-PIM是一种超流水线内存计算加速器，通过局部误差预测提升边缘设备学习效率。
训练速度提升7.31倍，外部内存访问减少59.09%
JSSC 2024第8期Data ConvertersDRAMCIM
Scaling-CIM eDRAM In-Memory-Computing Accelerator With Dynamic-Scaling ADC and A
提出一种基于eDRAM的高效能内存计算加速器，通过动态缩放ADC提升信噪比并降低开销。
28nm CMOS, 2.03mm² die area, 800kb eDRAM, 39.7-TOPS/W (8–9 b)
JSSC 2024第9期MemorySRAMCIM
A 28-nm 64-kb 316-TFLOPSW Digital-Domain Floating-Point-Computing-Unit and Doubl
提出一种基于双比特6T SRAM的浮点计算内存宏，支持高能效浮点乘加运算。
31.6 TFLOPS/W能效比，2.05 TFLOPS/mm²面积效率，支持BF16格式
JSSC 2024第9期MemoryCIM
A Compute-in-Memory Annealing Processor With Interaction Coefficient Reuse and S
提出了一种基于存内计算的数字退火处理器，用于高效解决组合优化问题。
55nm CMOS, 0.9V, 2.4fJ/spin, 402µm²/spin
JSSC 2024第9期MemoryCIM
FLEX-CIM A Flexible Kernel Size 1-GHz 1816-TOPSW 2563-TOPSmm2 Analog Compute-in-
FLEX-CIM提出一种灵活核大小的存内计算架构，提升CNN加速器的能效和吞吐密度。
28nm CMOS, 4-bit MAC精度, 181.6 TOPS/W能效, 25.63 TOPS/mm2吞吐密度
JSSC 2024第10期MemorySRAMCIM
A 28-nm 36 Kb SRAM CIM Engine With 0173 µm2 4T1T Cell and Self-Load-0 Weight Upd
28纳米36Kb SRAM存内计算引擎，采用0.173µm² 4T1T单元，支持自加载0权重更新。
28nm CMOS, 263.1/412.1 TOPS/W (FF/BP), 2.5/4.9 TOPS/mm² (FF/BP)
JSSC 2024第10期MemoryCIM
LOG-CIM An Energy-Efficient Logarithmic Quantization Computing-In-Memory Process
LOG-CIM处理器通过对数量化提升内存计算能效和密度。
28nm CMOS, 0.85V, 120MHz, 192 TOPS/W, 116.4 TOPS/W
JSSC 2023第1期MemoryCIM
ReDCIM Reconfigurable Digital Computing- In-Memory Processor With Unified FPINT Pi
提出ReDCIM架构，实现高效、高精度、高灵活性的云端AI加速。
29.2 TFLOPS/W at BF16, 36.5 TOPS/W at INT8
JSSC 2023第3期MemorySRAMCIM
A 8-b-Precision 6T SRAM Computing-in-Memory Macro Using Segmented-Bitline Charge
提出一种新型SRAM-CIM结构，提升能效并降低计算延迟。
28nm CMOS, 7.2ns计算延迟, 22.75 TOPS/W能效
JSSC 2023第3期MemoryCIM
T-PIM An Energy-Efficient Processing-in-Memory Accelerator for End-to-End On-Dev
T-PIM是一种支持端到端设备上训练的高效能存内计算加速器
未明确提及具体性能指标
JSSC 2023第3期MemorySRAMCIM
TTCIM A Tensor-Train In-Memory-Computing Processor Using Bit-Level-Sparsity Opti
提出TT@CIM处理器，通过张量分解和位级稀疏优化提升内存计算能效
28nm CMOS, 5.99-to-691.13-TOPS/W峰值能效
JSSC 2023第4期MemorySRAMCIM
A Charge Domain SRAM Compute-in-Memory Macro With C-2C Ladder-Based 8-Bit MAC Un
提出一种基于C-2C电容梯度的8位SRAM存内计算宏单元，实现高能效与计算精度平衡。
22FFL工艺, 32.2TOPS/W能效, 4.0TOPS/mm²面积效率, 0.5%计算误差
JSSC 2023第6期MemoryCIM
TranCIM Full-Digital Bitlin e-Transpose CIM-based Sparse Transformer Accelerator
提出基于数字存内计算的Transformer加速器TranCIM，支持动态稀疏注意力计算，显著降低能耗。
15.59 µJ/Token (BERT-base模型), 能效比现有方案提升12.08×–36.82×
JSSC 2023第7期MemorySRAMNeural Network Accelerator
IMPACT A 1-to-4b 813-TOPSW 22-nm FD-SOI Compute-in-Memory CNN Accelerator Featur
IMPACT是一款22nm FD-SOI工艺的低精度边缘CNN加速器，具有813 TOPS/W的计算效率。
813 TOPS/W, 64 MHz, 4.2 POPS/W, 146 TOPS/mm2
JSSC 2023第10期MemoryEmerging MemoryNeural Network Accelerator
A 28-nm RRAM Computing-in-Memory Macro Using Weighted Hybrid 2T1R Cell Array and
28nm工艺的2T1R RRAM存内计算宏单元，提升边缘智能设备能效。
28nm HKMG, 1-bit IN/3-bit W/4-bit O, 30.34–154.04 TOPS/W
JSSC 2023第10期Data ConvertersCIM
Neuro-CIM ADC-Less Neuromorphic Computing-in-Memory Processor With Operation Gat
提出了一种高效能神经形态内存计算处理器，支持脉冲神经网络，显著降低功耗和面积。
28nm CMOS, 2.9mm² die area, 0.72µJ/classification, 92.1% accuracy (CIFAR-10)
JSSC 2022第1期MemoryEmerging MemoryCIM
A 40-nm 64-Kb 5667 TOPSW V oltage-Sensing Computing-In-MemoryDigital RRAM Macro
40纳米工艺64Kb RRAM宏单元，支持1-8位可编程向量矩阵乘法，峰值能效达56.67 TOPS/W。
56.67 TOPS/W, 1-8位输入和权重, 20位输出
JSSC 2022第2期MemoryFlash MemoryCIM
An Embedded NAND Flash-Based Compute-In-Memory Array Demonstrated in a Standard
在65nm CMOS工艺中实验验证了基于嵌入式NAND闪存的存内计算阵列神经网络硬件。
98.5%手写数字识别准确率（与软件精度差距<0.5%）
JSSC 2022第2期MemorySRAMCIM
Two-Way Transpose Multibit 6T SRAM Computing-in-Memory Macro for Inference-Train
提出一种基于6T SRAM的双向转置存内计算宏，支持AI边缘设备的高效能乘加运算
28nm CMOS, 3.8–21 ns延迟, 7–61.1 TOPS/W能效
JSSC 2022第3期MemoryEmerging MemoryCIM
A 40-nm 11844-TOPSW V oltage-Sensing Compute-in-Memory RRAM Macro With Write V e
40纳米工艺下基于电压感知的RRAM内存计算宏单元，实现118.44 TOPS/W能效
40nm CMOS, 118.44 TOPS/W, 256×256阵列
JSSC 2022第8期MemoryCIM
STICKER-IM A 65 nm Computing-in-Memory NN Processor Using Block-Wise Sparsity Op
STICKER-IM是一款基于65nm工艺的存内计算神经网络处理器，采用块稀疏架构提升能效。
5.8–158 TOPS/W 平均系统能效
JSSC 2022第9期MemoryEmerging MemoryCIM
A 40-nm MLC-RRAM Compute-in-Memory Macro With Sparsity Control On-Chip Write-V e
40nm MLC-RRAM计算内存宏，支持稀疏控制和片上写验证，加速DNN推理。
40nm CMOS, 97.8 GOPS/mm², 44.5 TOPS/W
JSSC 2021第1期MemorySRAMNeural Network Accelerator
A 7-nm Compute-in-Memory SRAM Macro Supporting Multi-Bit Input Weight and Output
7纳米工艺下支持多比特输入权重和输出的存内计算SRAM宏设计
0.8V电源电压，5.5ns访问时间，351 TOPS/W能效，372.4 GOPS吞吐量
JSSC 2021第4期MemoryCIM
Z-PIM A Sparsity-Aware Processing-in-Memory Architecture With Fully V ariable We
Z-PIM是一种支持稀疏性和可变位精度的内存处理架构，用于高效能深度神经网络。
65nm CMOS, 1.0V, 200MHz, 5.294mW
JSSC 2021第7期MemorySRAMNeural Network Accelerator
Colonnade A Reconfigurable SRAM-Based Digital Bit-Serial Compute-In-Memory Macro
Colonnade提出了一种全数字位串行计算内存宏，支持1-16位可配置输入和权重精度。
无
JSSC 2021第9期MemorySRAMCIM
A Local Computing Cell and 6T SRAM-Based Computing-in-Memory Macro With 8-b MAC
提出一种基于6T SRAM的内存计算宏，提升边缘设备多比特乘加运算能效
28nm CMOS, 4.1-8.4ns访问时间, 11.5-68.4 TOPS/W能效
JSSC 2021第10期MemoryCIM
TIMAQ A Time-Domain Computing-in-Memory- Based Processor Using Predictable Decom
TIMAQ处理器采用时域存内计算架构，通过独特权重卷积加速混合精度非均匀量化DNN，显著降低能耗和计算量。
28-nm CMOS
JSSC 2020第1期MemoryCIM
A 2 --times- 30k-Spin Multi-Chip Scalable CMOS Annealing Processor Based on a Pr
开发了首个基于内存计算方法的2×30k自旋多芯片CMOS退火处理器，用于解决大规模组合优化问题。
40nm CMOS, 22μs退火时间, 比传统CPU快2.6×10^4倍
JSSC 2020第1期MemoryNeural Network AcceleratorCIM
Embedded 1-Mb ReRAM-Based Computing-in- Memory Macro With Multibit Input and Wei
提出基于1Mb ReRAM的内存计算宏，支持多比特输入和权重，实现高效MAC操作。
55nm工艺, 14.6ns MAC延迟, 53.17 TOPS/W能效
JSSC 2020第4期MemoryEmerging MemoryCIM
Liquid Silicon A Nonvolatile Fully Programmable Processing-in-Memory Processor W
Liquid Silicon是一款非易失性全可编程存内计算处理器，结合了FPGA的灵活性和专用加速器的高效性。
650mV低电压操作，1.2V下60.9 TOPS/W神经网络推理，480 GOPS/W基于内容的相似性搜索
JSSC 2020第10期MemorySRAMNeural Network Accelerator
A 4-Kb 1-to-8-bit Configurable 6T SRAM-Based Computation-in-Memory Unit-Macro fo
提出一种1至8位可配置的6T SRAM存内计算单元宏，提升读取精度和能效。
55nm CMOS, 3.5ns每周期, 0.6–40.2 TOPS/W