ISSCC 2022Session 15Digital Processors
该论文提出名为Hiddenite的4K处理单元(PE)的隐藏网络推理4D张量引擎，通过利用片上模型构建实现稀疏子网络的高效推理。解决了传统密集神经网络计算量大、资源消耗高的问题，同时保持了与原始密集模型相当的精度。
▸提出基于Hidden Network (HNN)训练方法的片上稀疏模型构建技术，实时提取高效子网络。
▸设计4K-PE的4D张量引擎架构，支持高并行度的稀疏矩阵运算，实现34.8-16.0 TOPS的峰值性能。
ISSCC 2021Session 9Digital Processors
该论文提出了一种基于脉冲域除法能量（Spike-Domain Divisive Energy）的声学特征提取器，能够在背景噪声和工艺变化下保持鲁棒性，功耗仅为109nW，解决了传统噪声依赖训练方法在不同信噪比和噪声类型下精度下降的问题。
▸提出脉冲域除法能量计算，通过脉冲域处理增强对背景噪声和工艺变化的容忍度。
▸实现超低功耗109nW的声学特征提取，适用于始终开启的关键词检测应用。
ISSCC 2021Session 9Digital Processors
该论文提出了一款面向物联网设备的25mm² SoC，通过贝叶斯语音去噪和基于注意力的序列到序列学习，实现了18ms的噪声鲁棒语音到文本延迟。解决了之前ASR芯片在噪声和多说话人场景下性能差的问题。
▸采用贝叶斯方法进行语音去噪，提升噪声环境下的识别鲁棒性
▸集成基于注意力的序列到序列模型，实现端到端语音到文本转换，延迟仅18ms
ISSCC 2021Session 9Digital Processors
本文提出了一种用于智能可穿戴设备的实时手势识别系统，采用混合小分类器架构，实现了184µW的超低功耗。解决了现有视觉手势识别系统功耗高、精度低和灵活性差的问题。
▸提出混合小分类器（Hybrid Tiny Classifiers）架构，结合多种轻量级分类器实现高效手势识别。
▸实现184µW超低功耗的实时手势识别，适用于电池供电的可穿戴设备。
ISSCC 2021Session 9Digital Processors
提出一种名为PIU的流式处理器，专门用于不规则概率推理网络，通过使用精度可缩放的Posit算术实现高能效计算，解决了神经网络可解释性差、依赖大量训练数据的问题。该处理器在流式处理中实现了248GOPS/W的能效。
▸首次将精度可缩放的Posit算术应用于概率推理网络的流式处理，支持不规则网络结构的高效计算
▸设计了面向不规则概率推理网络的高能效流式架构，达到248GOPS/W的能效比
ISSCC 2021Session 4Digital Processors
SeungSick Jun, YongMi Lee, Seungyong Lee, Homin Kang, Changhyun Yim, Yohan Lim, Eikyung Moon, Sukhwan Lim, Kyungah Jeong, Inyup Kang Samsung Electronics, Hwaseong, Korea Major content providers such a
ISSCC 2021Session 4Digital Processors
Super resolution is the process of reconstructing a high-resolution (HR) image from a low-resolution (LR) one. Super-resolution technology enables high-resolution video streaming, image zoom-in, and f
ISSCC 2021Session 4Digital Processors
本文提出一个由9个16Kb退火处理器芯片组成的144Kb退火系统，通过可扩展的片间连接实现大规模组合优化问题的求解，解决了单芯片退火处理器规模受限的问题。
▸利用多芯片级联技术将退火处理器扩展到更大规模，实现144Kb系统。
▸设计可扩展的片间连接方式，支持芯片间高效通信与协同退火。
ISSCC 2021Session 4Digital Processors
该论文提出了一款名为BioAIP的可重构生物医学AI处理器，通过自适应学习实现多功能智能健康监测。它针对神经网络分类方法在生物医学信号处理中计算复杂度高、实时性差和功耗高的问题，设计了专用加速架构。
▸提出可重构架构，支持多种生物医学信号（如ECG、EEG）的神经网络加速，提高灵活性。
▸引入自适应学习机制，能够根据用户信号特征动态调整模型，提升分类精度和适应性。
ISSCC 2021Session 4Digital Processors
本文提出了一款用于物联网终端节点的全集成10核SoC，采用MRAM实现状态保持，并具有1.7µW的超低功耗认知唤醒功能，解决了IoT设备对高能效和低待机功耗的需求。该SoC在32GOPS下达到1.3TOPS/W的能效，并集成了专用ML加速器以进一步提升性能。
▸集成了10个RISC-V核心的SoC，在32GOPS下实现1.3TOPS/W的高能效，并支持614GOPS/W的峰值能效。
▸采用MRAM实现非易失性状态保持，并设计了1.7µW的认知唤醒电路，大幅降低待机功耗。
ISSCC 2021Session 4Digital Processors16nm FinFET
本文设计了一款八核RISC-V向量处理器，运行频率1.44GHz，采用台积电16nm FinFET工艺制造。该芯片面向深度神经网络等密集算术计算场景，支持可变精度计算，提升了能效。
▸提出了八核RISC-V向量处理器架构，支持高频率1.44GHz运行。
▸实现了可变精度计算支持，适应不同层和训练/推理阶段的精度需求。
ISSCC 2021Session 4Digital Processors7nm
本文介绍了一款用于5G移动SoC的新型CPU子系统，其中高性能核心实现了3GHz时钟频率。该设计旨在满足5G应用对处理能力的高要求，并集成了三齿轮架构以优化能效。
▸实现了3.0GHz的高性能核心频率，适用于5G移动SoC
▸采用Tri-Gear（三齿轮）架构的应用处理器子系统，平衡性能与功耗
ISSCC 2021Session 3Digital ProcessorsSamsung 14nm
本文介绍了百度自研的AI芯片Kunlun，采用三星14nm工艺，基于XPU架构，旨在灵活处理语音、图像、语言和自动驾驶等多样化AI工作负载。芯片实现了高可编程性和高性能，峰值性能达230TOPS@INT8，内存带宽512GB/s。
▸采用XPU架构，兼顾高可编程性与高性能，支持多样化AI工作负载。
▸在14nm工艺下实现230TOPS@INT8的峰值性能，并通过动态频率提升至281TOPS。
ISSCC 2021Session 3Digital Processors
该论文介绍了Nvidia A100数据中心GPU及其Ampere架构，针对现代云数据中心中AI深度学习、数据分析、科学计算等多样化计算密集型应用进行优化。通过引入第三代Tensor Core支持细粒度稀疏性、新数据类型（BF16、TF32、FP64）以及多实例GPU（MIG）实现高效scale-out，显著提升了计算性能和资源利用率。
▸第三代Tensor Core支持细粒度稀疏性，利用非零权重减少计算量，提升能效。
▸引入BF16、TF32、FP64等多种新数据类型，灵活适配不同精度需求，优化训练与推理性能。
ISSCC 2021Session 3Digital ProcessorsTSMC N7
本文介绍了微软Xbox Series X游戏主机SoC，采用TSMC N7工艺集成153亿晶体管，实现GPU性能2倍、CPU性能3倍、能效2.4倍的提升，并显著增加内存和IO带宽以满足下一代游戏需求。
▸高集成度异构计算架构，整合GPU、CPU、内存控制器及IO子系统，实现跨代性能飞跃
▸优化的IO和内存子系统设计，通过三边DRAM连接和先进封装技术缓解带宽瓶颈
ISSCC 2021Session 15Digital Processors
该论文提出了一种基于张量训练和位级稀疏性优化的存内计算处理器，通过位级权重重用和变精度计算，实现了5.99到691.1 TOPS/W的能效范围，并采用计算宏聚合技术减少70.32%的内存访问。
▸提出位级稀疏性优化（BSO）技术，利用6T单元中1位权重控制局部计算单元，优化单元电流并提高能效。
▸引入张量训练分解（Tensor-Train）结构，减少模型参数和内存访问，支持高效深度神经网络推理。
ISSCC 2021Session 15Digital Processors
提出一种支持集合关联块级零跳过和乒乓计算内存储（CI）技术的神经网络处理器，能效范围为2.75至75.9 TOPS/W。解决了传统CIM芯片在稀疏性支持和系统级设计方面的挑战，实现了高能效的边缘端推理。
▸引入集合关联块级零跳过机制，有效利用权重和激活的稀疏性减少计算功耗。
▸采用乒乓CI（计算内存储）架构，通过流水线操作提高处理单元利用率。
ISSCC 2020Session 21Digital Processors16nm CMOS
本文提出了一款面向汽车应用的图像处理SoC，采用16nm CMOS工艺，核心面积5.69mm²，功耗0.98nJ/pixel。该芯片集成了多种颜色滤波阵列（RGGB、RGB-Ir、RCCC、RCCB、Mono）处理能力，支持多曝光传感器和24位每颜色高动态范围，解决了汽车场景下多传感器格式兼容与高动态成像的需求。
▸首次在单一芯片上集成五种不同颜色滤波阵列（RGGB、RGB-Ir、RCCC、RCCB、Mono）的图像处理流水线，适应多种汽车摄像头传感器。
▸实现24位每颜色高动态范围处理，支持多曝光传感器融合，并在2MP@30fps下达到0.98nJ/pixel的超低功耗。
ISSCC 2020Session 21Digital Processors
该论文提出了一种用于微机器人自主导航的路径规划处理器，采用IDA*算法实现2D/3D环境下的高效路径规划，每任务仅消耗1.5µJ能量，解决了微机器人电池续航有限的问题。
▸针对微机器人导航的能耗限制，设计了基于IDA*算法的低功耗路径规划处理器
▸支持2D和3D环境下的自主导航，实现超低能耗（1.5µJ/Task）
ISSCC 2020Session 21Digital Processors
本文提出了一款完全集成的遗传变异发现SoC，用于加速下一代测序（NGS）数据分析。该芯片旨在解决人类基因组变异分析耗时数天的问题，通过专用硬件加速缩短处理时间。
▸首次实现了完全集成的遗传变异发现SoC，将测序数据比对、变异检测等步骤硬件化，大幅提升处理速度。
▸采用领域特定处理器架构，针对NGS算法优化计算和数据流，在功耗和性能间取得平衡。
ISSCC 2020Session 2Digital Processors14nm SOI
本文介绍了IBM z15微处理器，它是一款12核、主频5.2GHz的高性能处理器，用于大型机系统。该处理器通过架构优化和工艺提升实现了高频率和高吞吐量。
▸采用12核架构，每个核心支持多线程，提升并行处理能力
▸通过电路设计和工艺优化实现5.2GHz的高工作频率
ISSCC 2020Session 2Digital Processors16nm
本文提出一款基于16nm工艺的多核SoC平台，集成超过35亿晶体管，提供超过14TOPS的算力，功耗范围2-10W，面向汽车和嵌入式应用。该平台整合了安全MCU、512位向量VLIW DSP以及嵌入式视觉与成像加速单元，旨在满足高算力、低功耗和功能安全的严苛需求。
▸集成512位向量VLIW DSP与嵌入式视觉加速器，实现高效计算与图像处理
▸采用多核架构并整合安全MCU，在2-10W功耗范围内提供超过14TOPS的性能，兼顾功能安全
ISSCC 2020Session 2Digital Processors7nm FinFET
该论文介绍了一款采用7nm FinFET工艺的集成5G移动SoC中的异构CPU子系统，通过电路技术优化实现了2.5GHz/2.0GHz双频八核CPU的功率/性能提升，解决了高性能与低功耗的平衡问题。
▸提出双频（2.5GHz/2.0GHz）八核CPU子系统，通过异构设计优化功率与性能。
▸采用7nm FinFET工艺及电路技术，实现CPU PPA（功率、性能、面积）的竞争力提升。
ISSCC 2020Session 2Digital Processors7nm
该论文介绍了一款采用7nm工艺的高性能、高能效移动应用处理器，通过三丛集CPU架构、稀疏感知NPU和硬件自动时钟门控技术，实现了高性能与低功耗的平衡。
▸采用三丛集CPU架构，根据任务负载动态调整核数，优化能效比。
▸引入稀疏感知NPU，利用权重稀疏性减少计算量和存储访问，提升神经网络处理效率。
ISSCC 2020Session 2Digital Processors
提出了一款96核处理器，采用6个小芯片3D堆叠在有源中介层上，实现了0.6ns/mm的延迟和3Tb/s/mm²的芯片间互连，总性能达220GOPS。同时集成了开关电容电压调节器(SCVR)实现快速DVFS和IR drop缓解。
▸采用有源中介层实现6个小芯片的3D堆叠，大幅提升芯片间互连带宽和能效
▸集成SCVR和快速反馈控制器，实现<10ns步进响应的DVFS和IR drop补偿
ISSCC 2020Session 2Digital Processors7nm CMOS
AMD提出基于chiplet的第二代Infinity Fabric SoC，采用三种不同工艺的chiplet实现异构集成，用于服务器和客户端产品。该架构在7nm工艺上实现高性能、高性价比和高能效，并保持向后兼容和可扩展性。
▸创新性使用三种不同工艺节点的chiplet进行异构集成，实现CPU核心与IO/混合信号IP的异质工艺部署。
▸通过Infinity Fabric互连实现chiplet间的高效通信和向后兼容，支持多市场可扩展设计。
ISSCC 2020Session 2Digital ProcessorsTSMC 7nm FinFET
本文介绍了AMD Zen 2微处理器核心，采用TSMC 7nm FinFET工艺，实现了475M晶体管、7.83mm²的核心面积，并包含0.5MB L2缓存和4MB共享L3缓存。通过新的定制电路和内存设计技术，在提升性能的同时降低了功耗，相比上一代Zen实现了15%的指令每时钟周期（IPC）提升。
▸采用7nm FinFET工艺，集成475M晶体管于7.83mm²核心面积，优化能效比。
▸引入新的定制电路和内存设计技术，在不增加功耗的前提下提升性能。
ISSCC 2019Session 2Digital Processors28nm CMOS
针对下一代汽车架构对集成化与低功耗的需求，本文提出了一款基于28nm工艺、运行频率达600MHz的汽车闪存微控制器，并集成了虚拟化辅助处理器以实现功能安全与多操作系统支持。该方案在满足单瓦级功耗约束的同时，提升了性能与集成度。
▸采用虚拟化辅助处理器架构，支持安全隔离与多任务实时控制，满足汽车电子ECU集成需求。
▸在28nm工艺下实现600MHz高性能汽车级微控制器，兼顾低功耗与高算力。
ISSCC 2019Session 2Digital Processors22nm CMOS
该论文提出了一种基于22nm CMOS工艺的低功耗机器人SoC，用于实现分布式自主协作多机器人系统。解决了多机器人系统中功耗和协同控制的挑战。
▸采用22nm CMOS工艺实现低功耗机器人SoC，降低系统功耗。
▸设计分布式自主协作架构，支持多机器人协同工作。
ISSCC 2019Session 2Digital Processors
该论文设计了一款能量高效、可配置的格密码处理器，用于量子安全的物联网场景。它解决了传统公钥密码（如RSA和ECC）在量子计算威胁下的安全问题，通过硬件加速实现格密码算法的高效执行。
▸提出可配置的硬件架构，支持多种格密码方案，适应不同安全等级和性能需求。
▸采用能量优化技术，实现低功耗处理，适用于资源受限的物联网设备。
ISSCC 2019Session 2Digital Processors22nm FDSOI
该论文提出了一种在22nm FDSOI工艺上实现的灵活流处理器，用于实时图像处理应用，能够以978GOPS/W的能效处理高达1024个周期的流数据。它通过可重构的处理器阵列和流架构，解决了传统图像处理加速器在灵活性和能效之间的权衡问题。
▸提出了一种高度灵活的流处理器架构，支持多种图像处理内核（如Sobel滤波器和积分图像构建）的映射，无需重新设计硬件。
▸通过流水线处理和可配置的FIFO，实现了高效的流数据处理，支持高达1024个周期的连续流操作。
ISSCC 2019Session 2Digital Processors
该论文介绍了IBM为美国能源部开发的Summit和Sierra超级计算机系统，分别部署于橡树岭国家实验室和劳伦斯利弗莫尔国家实验室。这些系统旨在提供显著的计算能力提升，是迈向百亿亿次计算的关键一步。
▸采用混合CPU-GPU架构，结合IBM POWER9处理器和NVIDIA Volta GPU，实现高效能AI和HPC工作负载加速。
▸引入了高带宽内存和快速互连网络（NVLink和PCIe 4.0），以缓解数据移动瓶颈，提升整体系统性能。
ISSCC 2018Session 2Digital Processors14nm Tri-Gate CMOS
该论文介绍了一款厘米级自供电、智能且安全的IoT边缘节点，集成了基于14nm Tri-Gate CMOS的超低功耗SoC。解决了物联网设备在尺寸、功耗、安全性和能量收集方面的挑战。
▸实现了厘米级自供电的IoT边缘节点，集成了能量收集和电源管理。
▸在14nm Tri-Gate CMOS工艺上设计了超低功耗SoC，兼顾智能处理和安全功能。
ISSCC 2018Session 2Digital Processors
该论文提出了一种峰值功耗仅595pW、每周期能耗14pJ的超低功耗微控制器，通过双模式标准单元和自启动技术，解决了电池无关分布式传感器节点在电池能量间歇可用时依赖微弱收集能量持续工作的问题。
▸提出双模式标准单元，在活动模式和睡眠模式下动态切换，大幅降低静态和动态功耗。
▸集成自启动电路，使微控制器能从亚阈值收集能量中自动启动，无需外部唤醒信号。
ISSCC 2018Session 2Digital Processors
该论文提出了一种用于物联网端到端安全的可重构DTLS密码引擎，通过硬件加速和动态配置实现低能耗和高吞吐量。解决了资源受限设备上安全通信的性能与功耗平衡问题。
▸设计可重构的硬件架构支持DTLS协议的不同密码套件和密钥长度，灵活适应多种物联网应用需求。
▸采用优化的能量管理技术，在保持安全性的同时显著降低能耗，适用于电池供电设备。
ISSCC 2018Session 2Digital Processors14nm LPP FinFET
本文介绍了AMD的下一代SoC“Zeppelin”，采用GLOBALFOUNDRIES 14nm LPP FinFET工艺，集成超过4.8B晶体管，包含高性能Zen x86核心、缓存、内存控制器、PCIe/SATA等IO控制器以及南桥芯片组功能。该SoC专为多芯片架构设计，可灵活用于服务器、桌面等多个市场，解决了高性能计算中的多芯片互联和系统集成问题。
▸采用多芯片架构设计的SoC，支持多种产品和封装，实现灵活的系统集成。
▸集成高性䏜AMD Zen核心及完整的IO和芯片组功能，在14nm工艺上实现超大规模晶体管集成（超过4.8B）。
ISSCC 2018Session 2Digital Processors14nm Tri-Gate CMOS
该论文提出了一款采用细粒度动态电压频率调整（DVFS）与集成电压调节器的节能图形处理器，通过执行单元Turbo和保持性睡眠模式在14nm三栅极CMOS工艺中实现能效提升。解决了传统图形处理器在动态功耗管理和能效优化方面的挑战。
▸提出细粒度DVFS与集成电压调节器，实现每个执行单元的独立电压频率控制，提升能效。
▸引入执行单元Turbo模式，在需要时临时提升性能，同时保持整体功耗在预算内。
ISSCC 2018Session 2Digital Processors14nm FinFET
IBM z14处理器采用14nm FinFET工艺，面向下一代大型机，实现了高性能和高可靠性。该论文介绍了处理器的架构设计、电路技术及系统集成，解决了大型机对计算能力、带宽和可靠性的严苛要求。
▸采用14nm FinFET工艺，实现高性能与低功耗的平衡，满足大型机的高计算密度需求。
▸集成了多核架构与大规模缓存，具备高带宽内存接口，提升系统吞吐量。
ISSCC 2018Session 2Digital Processors14nm CMOS
该论文介绍了基于Intel 14nm三栅极CMOS工艺的SkyLake-SP（SKX）至强服务器处理器，解决了高性能计算中核心数量、缓存层次和内存带宽的平衡问题。通过28核配置、每核1MB L2缓存和1.375MB非独占L3缓存，以及6通道DDR4内存支持，实现了可扩展的性能提升。
▸采用14nm三栅极工艺实现28核高密度集成，每核配备1MB专用L2缓存和1.375MB非独占L3缓存，优化了缓存层次结构。
▸支持6通道DDR4内存（2666MT/s）和3×20通道UPI互连，提升了内存带宽和系统可扩展性。
ISSCC 2018Session 17Digital Processors
该论文提出了一种用于闭环神经调控的递归记忆脑状态分类器，集成了32通道Track-and-Zoom Δ2Σ ADC和电荷平衡可编程波形刺激器。解决了在神经刺激期间不间断监测脑活动、高效自适应处理以及安全刺激的挑战。
▸提出递归记忆脑状态分类器架构，实现高效自适应神经刺激决策。
▸采用32通道Track-and-Zoom Δ2Σ ADC，在刺激期间连续监测脑信号。
ISSCC 2018Session 17Digital Processors
该论文提出了一款基于硅光电倍增管（SiPM）的665μW多模态监测ASIC，集成了近红外光谱（NIRS）、脑电图（EEG）和电阻抗断层成像（EIT）三种功能，用于可穿戴功能性脑成像。通过采用SiPM实现高灵敏度低功耗NIRS检测，并首次将三种模态集成在单芯片上，解决了传统脑成像设备体积大、功耗高的问题。
▸首次将硅光电倍增管（SiPM）用于NIRS检测，实现高灵敏度与低功耗的平衡。
▸在单芯片上集成NIRS、EEG和EIT三种模态，支持多模态同步监测。
ISSCC 2018Session 17Digital Processors
该论文提出了一种330μm×90μm的光电集成无线片上系统，用于记录神经活动，解决了传统电极有线连接或大尺寸RF线圈带来的运动伪影和测量限制问题。
▸实现了超小型化（330μm×90μm）的光电集成无线系统，适用于小型生物如斑马鱼和果蝇的神经活动记录。
▸通过光电集成技术，避免了传统电极的物理连接，减少了脑组织与电极之间的相对运动干扰。
ISSCC 2018Session 17Digital Processors
该论文提出了一种用于经颅无线数据传输的感应耦合收发器，实现了200Mb/s的数据速率和5e-11的误码率，旨在解决植入式神经记录仪通过头皮和颅骨向外部处理器无线传输大量数据的问题。其发射能量效率达到1.5pJ/b，为高通道数神经记录系统提供了低功耗无线通信方案。
▸采用感应耦合技术实现经颅无线数据传输，避免了物理穿透带来的感染风险。
▸在200Mb/s数据速率下实现了5e-11的超低误码率，同时发射能量效率仅为1.5pJ/b。
ISSCC 2018Session 17Digital Processors
该论文提出了一种用于脑神经化学监测的超低功耗阻抗分析仪，采用无运算放大器的ΔΣ调制器架构，实现了50nW功耗和5kHz带宽。该设计通过优化电路结构显著降低了功耗，适用于实时监测钾、钠离子浓度等神经化学信号。
▸采用无运算放大器（Opamp-Less）的ΔΣ调制器架构，消除了传统运放的高功耗瓶颈，实现了极低功耗（50nW）。
▸针对脑神经化学监测设计，集成阻抗分析功能，在5kHz带宽内保持良好性能，适用于离子浓度检测。
ISSCC 2018Session 17Digital Processors
本文提出了一种用于电化学气体检测的阻抗谱SoC，实现了0.28mΩ的灵敏度和105dB的动态范围。该SoC集成了高精度电位器电路和阻抗测量功能，解决了电化学气体传感器寿命短和检测精度低的问题。
▸实现了0.28mΩ的超高灵敏度，能够检测极微小的阻抗变化。
▸达到105dB的动态范围，适应宽范围的气体浓度检测。
ISSCC 2018Session 17Digital Processors
该论文提出了一种由生物燃料电池供电的无线生理化传感系统，用于葡萄糖/乳酸检测。系统采用0.3V超低电压供电，集成了一个180nW、64dB SNR的被动ΔΣ ADC，解决了传统电池供电传感器体积大、寿命短的问题。
▸首次实现0.3V生物燃料电池直接供电的无线传感系统，无需升压转换器。
▸设计了一个180nW超低功耗、64dB SNR的被动ΔΣ ADC，适用于极低电压操作。
ISSCC 2018Session 17Digital Processors
本文提出了一种4摄像头VGA分辨率胶囊内窥镜系统，采用80Mb/s体信道通信收发器和亚厘米范围定位技术，解决了传统单摄像头胶囊内窥镜视角不足、盲区导致漏诊率高达20%的问题，实现了360°全视角成像。
▸集成4个VGA摄像头实现360°无死角成像，显著降低漏诊率。
▸采用80Mb/s体信道通信收发器，实现高速数据传输，支持实时图像传输。
ISSCC 2017Session 3Digital Processors
本文提出一款用于微飞行器自主导航的立体深度处理器，实现了1920×1080分辨率30fps的实时处理。通过硬件加速半全局匹配算法，解决了传统CPU运行速度慢、功耗高的问题，能效达到2.3TOPS/W。
▸提出针对半全局匹配算法的高效硬件架构，实现大规模并行计算
▸通过优化内存访问模式，降低超高带宽需求（38.6Tb/s）
ISSCC 2017Session 3Digital Processors28nm FD-SOI
本文提出一种基于28nm FD-SOI工艺的128×8大规模MIMO预编码-检测器基带芯片，在1.1mm²面积上实现了300Mb/s吞吐率和60pJ/b能效，相比传统小规模MIMO面积降低53%以上，解决了大规模MIMO芯片面积和功耗过大的问题。
▸实现了128×8大规模MIMO预编码-检测器芯片，面积和功耗大幅降低，上行链路面积减少53%，下行减少17%。
▸通过算法优化和高度灵活的设计框架，在保持性能的同时大幅提升能效，达到60pJ/b。
ISSCC 2017Session 3Digital Processors40nm
该论文提出了一款采用40nm闪存工艺的微控制器，专为电动汽车/混合动力汽车（EV/HEV）应用设计。它集成了0.80μs快速磁场定向控制（FOC）智能电机定时器和功能安全系统，旨在提高电机能效和系统可靠性。
▸实现了0.80μs的超快磁场定向控制（FOC）定时器，显著提升电机控制响应速度。
▸在微控制器中集成了功能安全系统，满足汽车级安全要求。