ISSCC 2026Session 34RF & WirelessIntel16 CMOS
本文提出了一款工作于234-252GHz的双极化单站CMOS收发器，采用天线封装(AiP)技术实现交叉极化感知。通过低成本标准有机封装实现了>200GHz的无源天线与互连，辐射效率达69%，相比传统全片上方案节省了硅面积，验证了在亚毫米波频段使用封装集成的可行性。
▸首次在234-252GHz频段采用天线封装(AiP)技术，实现了双极化单站收发器，支持交叉极化感知功能。
▸利用低成本标准有机封装实现了>200GHz的无源天线与互连，辐射效率高达69%，显著节省了芯片面积。
ISSCC 2026Session 22Other
该论文提出了一种用于色心量子处理器的可扩展低温CMOS控制器，通过金刚石波导微芯粒与CMOS的3D集成实现了可扩展光子读出。采用串行量子比特驱动器阵列，利用栅极电感器和脉冲宽度调制器为每个量子比特生成可编程的2.87GHz磁场，实现低功耗和强磁场约束，单芯片支持144个量子比特。
▸提出了金刚石波导微芯粒与CMOS的3D集成方案，利用pick-and-place和3D打印棱镜实现可扩展的光子读出。
▸设计了串行量子比特驱动器阵列，采用栅极电感器和脉冲宽度调制器生成可编程2.87GHz磁场，实现低功耗（每量子比特204µW）和强约束。
ISSCC 2026Session 14Other
本文提出一种在晶圆切割前阶段通过光伏能量收集实现自编程的双物理不可克隆函数（PUF）。两个相邻PUF在氧化物击穿过程中共享熵，从而实现无需预存秘密的相互认证，并使用低成本LED验证了晶圆级批量处理的可行性。
▸首次提出在晶圆切割前阶段利用光伏能量收集进行PUF的自编程，无需外部电源即可生成密钥。
▸通过两个相邻PUF共享氧化物击穿熵，实现无需预存秘密的相互认证，提升安全性。
ISSCC 2025Session 23Other
论文提出了一种名为MEGA.mini的通用生成式AI处理器，采用新的大/小核架构用于NPU，旨在高效处理图像编辑、文本生成等生成式AI任务。解决了传统NPU在处理多样化的生成式DNN模型时灵活性和效率不足的问题。
▸提出大/小核异构架构，大核处理高算力需求任务，小核处理轻量级任务，实现能效与性能的平衡。
▸设计通用生成式AI处理器，支持多种DNN模型（如文本到图像、视频生成等），具备可编程性和可扩展性。
ISSCC 2025Session 1Plenary
该论文探讨了如何将物理智能集成到机器人系统中，从芯片设计到高级认知，旨在解决AI系统的高能耗问题，并实现更高效、自主的机器人。
▸提出了从芯片到思想的物理智能架构，强调硬件与算法的协同优化。
▸展示了在机器人系统中实现高效AI的路径，包括能源管理和实时处理。
ISSCC 2024Session 5Wireless
该论文提出了一种工作在2-4GHz频段的抗谐波接收机，通过在天线和基带同时集成谐波抑制机制，有效抑制带内三次和五次谐波干扰，实现了+14dBm和+16.5dBm的谐波B1dB线性度指标。解决了宽调谐接收机中谐波抑制的难题。
▸在天线端内置谐波抑制结构，实现早期谐波滤除，降低后续电路线性度要求。
▸在基带采用谐波抑制技术，与天线端协同工作，进一步提升对三次和五次谐波的抑制能力。
ISSCC 2023Session 19Other
该论文提出了一种用于5G NR应用的干扰容忍谐波弹性接收机，解决了SAW-less宽带接收机中因谐波干扰导致线性度下降的问题。通过早期谐波抑制技术，实现了大于+10dBm的三次谐波阻断器1dB压缩点。
▸提出了一种新型谐波抑制架构，在接收链路早期有效抑制三次谐波干扰。
▸实现了超过+10dBm的三次谐波阻断器P1dB，显著提升了接收机在强干扰环境下的线性度。
ISSCC 2022Session 34Hardware Security
针对神经网络硬件加速器在低功耗IoT节点中面临功耗侧信道攻击的风险，提出了一种基于阈值实现（Threshold Implementation）的加速器设计，同时保护模型参数和输入数据不被泄露。该工作在硬件层面实现了对神经网络计算的掩码防护，有效抵御基于功耗的侧信道攻击。
▸首次将阈值实现技术应用于神经网络加速器，同时保护模型权重和输入特征免受功耗侧信道攻击。
▸设计了低开销的掩码方案，在保证安全性的同时保持硬件效率，适用于资源受限的IoT节点。
ISSCC 2021Session 11Wireline I/O130nm BiCMOS
该论文提出了一种基于介质波导的105Gb/s链路，利用220-335GHz信道化信号和集成波导耦合器，在130nm BiCMOS工艺中实现，旨在替代传统铜基电链路，解决高速数据传输中的功耗和成本问题。
▸首次在130nm BiCMOS中实现超过100Gb/s的介质波导链路，利用220-335GHz信道化信号提升带宽利用率。
▸集成波导耦合器设计，实现高效信号耦合，降低封装和布线复杂度。
ISSCC 2020Session 4Wireless65nm CMOS
该论文提出了一种在65nm CMOS工艺中实现的太赫兹FMCW梳状雷达，通过创新的梳状架构将信号带宽扩展至100GHz，解决了传统CMOS太赫兹雷达带宽受限的问题，适用于高精度工业机器人和小缺陷检测等场景。
▸采用梳状雷达架构，突破了传统单收发器FMCW雷达的带宽限制，实现了100GHz的超大带宽。
▸在65nm CMOS工艺中成功集成太赫兹频段FMCW雷达，克服了低fT/fmax带来的性能退化问题。
ISSCC 2020Session 29RF & Wireless65nm CMOS
该论文提出了一种基于亚太赫兹CMOS的分子时钟，利用高阶旋转跃迁探测和槽阵列技术，实现了43ppt的长期稳定性，解决了传统晶振/MEMS振荡器长期老化与温度敏感性问题，适用于5G基站等高精度时间同步场景。
▸首次在CMOS工艺中利用亚太赫兹频段的高阶旋转跃迁（如CO分子的J=3→2跃迁）作为频率参考，实现超高长期稳定性。
▸提出槽阵列天线结构，增强分子吸收信号的信噪比，降低系统功耗和面积。
ISSCC 2019Session 29Quantum & Photonics
该论文提出了SHARC技术，利用RRAM和CNFET实现模拟电路的自修复，解决了碳纳米管中金属型CNT导致的功能失效和漏电问题。
▸结合RRAM的可编程电阻特性，实时检测并补偿CNFET电路中因金属CNT引起的性能退化。
▸将自修复机制与模拟电路设计协同优化，实现无需外部干预的持续自我调整。
ISSCC 2019Session 29Quantum & Photonics65nm CMOS
该论文在65nm CMOS工艺中实现了一种可扩展的量子磁力计，通过将纳米金刚石颗粒与CMOS传感器集成，实现了芯片级的氮空位(NV)中心磁传感，解决了传统系统中使用笨重离架组件的问题。同时，该磁力计具备矢量场检测能力，并改善了ODMR曲线的波动，提升了灵敏度。
▸首次在65nm CMOS中实现集成的NV色心量子磁力计，将光学检测与CMOS电路单片集成，大幅缩小系统体积。
▸实现了矢量场检测能力，通过多轴传感结构可以同时测量磁场的多个方向分量。
ISSCC 2019Session 2Digital Processors
该论文设计了一款能量高效、可配置的格密码处理器，用于量子安全的物联网场景。它解决了传统公钥密码（如RSA和ECC）在量子计算威胁下的安全问题，通过硬件加速实现格密码算法的高效执行。
▸提出可配置的硬件架构，支持多种格密码方案，适应不同安全等级和性能需求。
▸采用能量优化技术，实现低功耗处理，适用于资源受限的物联网设备。
ISSCC 2018Session 21Other14nm FinFET
该论文在14nm FinFET工艺中实现了32GHz谐振鳍晶体管，解决了高频MEMS谐振器与先进CMOS工艺集成的问题。通过利用FinFET的鳍结构作为谐振元件，实现了高频率和高Q值的片上谐振器。
▸首次在14nm FinFET工艺中利用鳍结构实现32GHz谐振晶体管，无需额外MEMS后处理。
▸通过CMOS兼容的工艺集成，实现了高频谐振器与先进晶体管的单片集成，降低了寄生效应。
ISSCC 2018Session 2Digital Processors
该论文提出了一种用于物联网端到端安全的可重构DTLS密码引擎，通过硬件加速和动态配置实现低能耗和高吞吐量。解决了资源受限设备上安全通信的性能与功耗平衡问题。
▸设计可重构的硬件架构支持DTLS协议的不同密码套件和密钥长度，灵活适应多种物联网应用需求。
▸采用优化的能量管理技术，在保持安全性的同时显著降低能耗，适用于电池供电设备。
ISSCC 2017Session 21Digital Processors
该论文提出了一种用于无线功率接收器的主动失谐方案，集成了公钥密码认证和动态功率分配功能。通过优化椭圆曲线标量乘法，采用Frobenius自同态、微编码和SIPO有限域乘法器，实现了11,471门电路的低功耗设计，在0.475V电压下完成一次标量乘法仅需0.77μJ能量。
▸利用Frobenius自同态替代传统的点加倍运算，显著降低计算复杂度。
▸采用高效的微编码和串行输入并行输出有限域乘法器，仅需额外2个寄存器即可完成标量乘法，优化了面积和功耗。
ISSCC 2017Session 21Digital Processors
该论文提出了一种纳瓦级电路接口，用于与全细胞细菌传感器集成，以检测低水平生物发光。通过设计超低功耗读出电路，解决了传统检测硬件功耗高的问题，使能量收集成为可行方案。
▸提出纳瓦级功耗的生物发光检测电路接口，显著降低系统功耗。
▸实现与全细胞细菌传感器的集成，支持自主式小分子检测。
ISSCC 2017Session 17Wireline I/O65nm CMOS
该论文提出了一种基于双毫米波梳的快速节能分子传感方案，在65nm CMOS工艺中实现了220-320GHz的太赫兹光谱仪。解决了传统单音调谐方案在带宽和性能之间的权衡问题，并满足了绝对特异性所需的高分辨率。
▸首次采用双毫米波梳结构实现宽带太赫兹光谱，兼顾高分辨率和快速扫描。
▸在65nm CMOS中集成了220-320GHz的宽频带发射和接收链路，实现了低功耗高能效传感。
ISSCC 2017Session 14Digital Processors
该论文提出了一种可扩展的语音识别器，采用深度神经网络声学模型和语音激活电源门控技术，优先考虑语音活动检测（VAD）的准确性以减少误唤醒。通过集成三种VAD算法（能量、谐波、调制频率），在保证低功耗的同时提升了系统可靠性。
▸提出了一种结合深度神经网络声学模型与语音激活电源门控的可扩展语音识别架构，有效降低系统平均功耗。
▸集成了三种不同原理的VAD算法（能量、谐波、调制频率），允许根据应用场景权衡准确性与功耗。
ISSCC 2016Session 5Analog Circuits
本文提出了一种用于传感器前端、功耗低于1μW的斩波放大器，采用基于逆变器的0.2V供电输入级，实现了36nV/√Hz的低输入参考噪声。该设计解决了低带宽无线传感器节点中前端放大器功耗与噪声之间的瓶颈问题，适用于EEG监测等应用。
▸采用0.2V超低供电电压的逆变器输入级，通过噪声效率优化实现极低功耗下的低噪声性能。
▸结合斩波技术有效抑制1/f闪烁噪声和放大器失调，同时保持整体功耗低于1μW。
ISSCC 2016Session 16Other
本文设计了一种基于Keccak的无线认证标签，通过每次查询更新密钥来提升安全性，并采用FeRAM非易失性触发器实现状态备份，以抵御电源毛刺攻击。解决了低成本标签在供应链管理中的安全漏洞。
▸提出基于Keccak的认证标签，每次查询更新密钥，增强抗攻击能力。
▸利用FeRAM非易失性触发器进行状态备份，有效防御电源毛刺攻击。
ISSCC 2016Session 14AI / ML65nm CMOS
该论文提出了一种名为Eyeriss的能量可重构加速器，用于高效处理深度卷积神经网络（CNN）中的卷积运算，解决了CNN计算中高能耗和低能效的问题。通过优化数据流和架构设计，Eyeriss在保持高吞吐量的同时显著降低了能耗。
▸提出了一种新颖的行静态数据流（Row-Stationary Dataflow），通过最小化数据移动来降低能耗。
▸设计了一个可重构的加速器架构，支持不同形状和规模的CNN层，提高了灵活性。
ISSCC 2015Session 16Other
本文提出了一种在GaN MMIC技术中单片集成GaN MEMS谐振器的1GHz振荡器，解决了将高Q MEMS谐振器与标准电路技术集成的问题，实现了低相位噪声的振荡器。
▸首次在GaN MMIC技术中单片集成GaN MEMS谐振器，实现1GHz振荡器。
▸利用GaN MEMS谐振器的高Q特性，降低相位噪声。
ISSCC 2015Session 15Data Converters
本文提出了一种12位250MS/s的流水线ADC，采用虚拟地参考缓冲器（Virtual Ground Reference Buffer）技术，解决了传统高速高精度流水线ADC中运算放大器功耗过高的问题。该设计在不依赖数字校准的情况下，实现了低功耗高性能的模数转换。
▸提出虚拟地参考缓冲器技术，取代传统高功耗运算放大器，降低功耗并保持精度。
▸通过虚拟地参考缓冲器实现高速高线性度采样保持与级间增益，简化电路设计。
ISSCC 2015Session 15Data Converters28nm CMOS
该论文提出了一种采用28nm CMOS工艺的连续时间(CT)多级噪声整形(MASH)ΔΣ调制器，实现了85dB动态范围、74.6dB SNDR和50MHz带宽。针对传统MASH架构中模拟与数字传输函数不匹配导致的量化噪声泄露问题，采用CT SMASH架构有效避免了该问题，在保持稳定性的同时提升了性能。
▸首次在连续时间域实现SMASH(MASH)结构，解决了DT SMASH在CT实现中的挑战，避免了量化噪声泄露。
▸通过优化的环路滤波器和量化器设计，在28nm CMOS工艺下达到了85dB DR和74.6dB SNDR的高性能指标，同时实现了50MHz的宽带宽。
ISSCC 2015Session 13RF & Wireless
该论文提出了一种用于极低占空比无线传感系统的2.4GHz发射机，通过超低泄漏设计实现了亚400pW的待机功耗，并在发射时达到+10dBm输出功率和43.7%的系统效率，解决了能量采集系统中待机功耗过高的问题。
▸采用超低泄漏电路架构，使发射机在待机状态下功耗低于400pW，适合极低占空比应用。
▸通过高效率功率放大器设计和系统级优化，在+10dBm输出功率下实现43.7%的系统效率。
ISSCC 2014Session 27Digital Circuits
该论文提出了一种基于加权有限状态转换器（WFST）模型的低功耗实时语音识别硬件加速器，在6mW功耗下实现了5K词库的实时解码，解决了可穿戴设备等场景下云端语音识别功耗和带宽过高的问题。
▸采用WFST模型进行硬件加速，实现了高效的语音解码器，显著降低了功耗和内存带宽需求。
▸通过优化的硬件架构和算法，在6mW功耗下达到实时解码性能，相比之前54mW的方案大幅提升能效。
ISSCC 2014Session 22Data Converters
该论文提出了一种1GS/s 10位时间交织SAR ADC，通过背景时序偏差校准技术解决了通道间时序偏差问题，实现了18.9mW的低功耗。
▸提出了一种背景时序偏差校准技术，无需中断正常转换即可实时校正时序偏差。
▸采用时间交织SAR架构，在提高采样率的同时保持了高能效。
ISSCC 2014Session 11Data Converters
ADCs used in medical and industrial monitoring often transduce signals with short bursts of high activity followed by long idle periods. Examples include biopotential, sound, and accelerometer wavefor
ISSCC 2013Session 9Digital Processors
本文提出了一种面向能量可扩展计算摄影的可重构处理器，通过硬件加速实现高计算复杂度的非线性滤波（如双边滤波），解决了实时处理的计算需求。该处理器支持多种计算摄影应用，如高动态范围成像和低光增强。
▸提出了一种可重构处理器架构，能够针对计算摄影中的非线性滤波算法进行能量-性能权衡的硬件配置。
▸实现了能量可扩展性，允许根据应用需求动态调整计算精度和功耗，适用于移动设备。
ISSCC 2013Session 9Digital Processors
本文提出了一款支持Quad Full HD (3840×2160) 分辨率的HEVC视频解码器芯片，实现了249Mpixel/s的吞吐量。该芯片针对HEVC标准中复杂的编码工具（如可变大小编码单元、大尺寸变换、长插值滤波器）带来的设计挑战，通过系统流水线、存储优化和硬件加速等技术，实现了高效解码。
▸提出了一种系统级流水线架构，有效处理HEVC的分层编码结构，解决了大尺寸编码单元和变换块带来的数据依赖和带宽问题。
▸通过自定义存储器层次结构和数据复用策略，减少了片内存储和外部带宽需求，适用于高分辨率视频解码。
ISSCC 2013Session 21Power Management
该论文提出了一种基于片上铁电电容的可重构开关电容DC-DC转换器，通过利用铁电电容的高介电常数和低寄生效应，实现了93%的高效率。解决了传统开关电容转换器中因寄生电容和导通损耗导致的效率受限问题。
▸首次在开关电容DC-DC转换器中采用片上铁电电容，利用其高介电常数和低底部寄生电容特性，显著降低转换损耗。
▸提出可重构的转换器架构，能够根据负载需求动态调整转换比，优化效率。
ISSCC 2013Session 21Power Management
该论文提出了一种使用GaN FETs和突发模式控制器的11MHz 22W LED驱动器，实现了0.96的高功率因数。通过集成控制器和驱动器，减少了元件数量，实现了驱动器的小型化和高效化。
▸采用GaN FETs替代传统硅FETs，利用其低导通电阻和低栅极电荷特性，实现了11MHz的高频开关操作，从而减小了无源元件尺寸。
▸提出突发模式控制器，在保持高功率因数的同时，提高了轻载效率，并简化了控制电路。
ISSCC 2013Session 11Memory
该论文提出了一种可扩展的eTextiles体域网收发器，支持远程供电传感器和双向数据通信，解决了传统体域网高路径损耗和远程供电效率低的问题。
▸提出基于eTextiles的体域网收发器架构，实现远程供电与双向数据通信一体化。
▸采用低功耗设计技术，在2.9mW功耗下实现1Mb/s数据率，支持可扩展性。
ISSCC 2013Session 11Memory0.13µm CMOS
该论文提出了一种基于铁电电容的非易失性D触发器（NVDFF），能够在频繁断电时保持电路状态，适用于能量采集和常关系统。通过嵌入式铁电电容实现数据鲁棒感知，避免了竞争问题，并实现了3.4pJ的低能耗。
▸设计了一种嵌入式铁电电容的非易失性D触发器，实现数据鲁棒感知并避免竞争。
▸实现了3.4pJ的低能耗操作，适用于能量采集和常关系统。
ISSCC 2011Session 7Digital Processors
该论文提出了一种高度并行且可扩展的CABAC解码器，用于下一代视频编码标准HEVC，解决了高分辨率（如QFHD）和高帧率（如120fps）下的解码吞吐量瓶颈，同时通过并行架构降低了功耗，适用于便携设备。
▸提出了一种高度并行的CABAC解码架构，通过多路并行处理显著提升解码吞吐量。
▸设计了可扩展的架构，能够灵活适应不同分辨率和帧率需求，支持未来视频标准。
ISSCC 2011Session 10Data Converters
该论文提出了一种分辨率可重构的逐次逼近型模数转换器（SAR ADC），其功耗随分辨率和采样率动态缩放，适用于传感器网络和医疗监测等能量受限系统。通过自适应调整ADC性能以匹配信号需求，避免了不必要的功耗浪费，同时降低了系统复杂度和成本。
▸提出分辨率可重构的SAR ADC架构，支持5至10位分辨率动态调整，适应不同带宽和动态范围需求。
▸实现功耗随分辨率和采样率线性缩放，在0.4V至1V电源电压下保持高能效，显著提升能量效率。
ISSCC 2010Session 27RF & Wireless
该论文提出了一种用于身体区域网络的eTextiles收发器，采用远程电池供电，功耗仅110µW，数据率10Mb/s，解决了传统有线链路和无线体域网中的高功耗和干扰问题。
▸首次实现eTextiles集成的超低功耗收发器，支持远程电池供电，适合可穿戴医疗设备。
▸通过优化电路架构和利用人体耦合通信，在10Mb/s数据率下仅消耗110µW功耗。
ISSCC 2010Session 27RF & Wireless
本文提出了一种无电池热电能量收集接口电路，实现了35mV的超低启动电压，解决了热电器件在人体温差下输出电压过低无法启动系统的问题，适用于体戴式电子设备和工业传感器。
▸实现了35mV的极低启动电压，无需外部电池或高电压启动源。
▸采用高效能量收集架构，能够在微弱温差下自启动并稳定供电。
ISSCC 2010Session 19Memory45nm SOI CMOS
该论文提出了一种512kb的8T SRAM宏单元，采用45nm SOI CMOS工艺，能够在低至0.57V的电压下工作。通过引入AC耦合感测放大器（ACSA）和嵌入式数据保持电压传感器，解决了宽电压范围内存储器设计的挑战，兼顾了面积效率和工艺变化。
▸提出AC耦合感测放大器（ACSA），工作电压由最坏情况位线开/关电流比限制，实现极低电压操作。
▸采用面积高效的再生驱动技术，优化位线驱动性能。
ISSCC 2009Session 9Data Converters0.13µm CMOS
该论文提出了一种基于VCO的连续时间ΔΣ ADC，利用环形振荡器作为积分器和量化器，实现了78dB SNDR、20MHz带宽和87mW功耗。通过使用D触发器对VCO输出进行多比特量化，解决了传统量化器的偏移和亚稳态问题，并保证了单调性。
▸采用VCO作为积分器和量化器，利用环形振荡器的离散电平输出实现简单鲁棒的多比特量化。
▸量化器对D触发器电压偏移和亚稳态不敏感，具有保证的单调性。
ISSCC 2009Session 9Data Converters
本文提出一种12位50MS/s的全差分零交叉电路（ZCBC）流水线ADC，无需共模反馈（CMFB）。该设计通过用电流源和零交叉检测器替代传统运放，解决了CMOS工艺缩放中增益和输出摆幅下降的挑战。
▸提出全差分零交叉电路架构，无需共模反馈，简化了设计并提高了鲁棒性。
▸利用电流源和零交叉检测器替代运放，改变了系统动态特性，适应先进CMOS工艺的低增益和低电源电压。
ISSCC 2009Session 3Digital Processors
该论文提出了一种用于全局片上通信的收发器，采用非线性电荷注入3抽头发射滤波器和带跨阻前置放大器的采样接收器，通过模式相关电流注入实现前馈均衡，在10mm互连上达到4Gb/s/ch的速率和356fJ/b的能效。
▸提出非线性电荷注入发射滤波器，通过模式相关电流注入替代传统模拟减法，降低功耗。
▸结合跨阻前置放大器和采样接收器，实现高速低功耗信号接收。
ISSCC 2009Session 17Sensors
该论文提出了一种高效的压电能量收集接口电路，采用偏置翻转整流器和共享电感技术，解决了传统全桥整流器和电压倍增器提取功率受限以及控制电路功耗过高的问题。
▸提出偏置翻转整流器，通过翻转压电元件上的电压极性来增加能量提取效率。
▸采用共享电感结构，复用单个电感实现整流和DC-DC转换，减小体积和成本。
ISSCC 2009Session 14Digital Circuits
该论文提出了一种工作在0.55V电压下的非相干IR-UWB数字基带处理器，实现了16Mb/s的数据率和1.6mW的功耗，同时达到±1ns的同步精度。为解决非相干接收机中信号同步困难的问题，该设计采用了低电压低功耗架构和高效同步算法。
▸提出了一种低电压（0.55V）非相干IR-UWB数字基带架构，在极低功耗下实现16Mb/s数据率。
▸实现了±1ns的高精度同步机制，克服了非相干接收机相位信息丢失带来的同步挑战。
ISSCC 2008Session 30Data Converters
该论文提出了一种高度数字化的闪存型ADC架构，能够在0.2V至0.9V的宽电源电压范围内工作，适用于能量受限的微传感器无线网络和植入式生物医学设备。通过引入比较器冗余技术，解决了低电压下器件泄漏和失配问题，实现了低功耗、高能效的模数转换。
▸提出了一种高度数字化的闪存型ADC架构，兼容先进CMOS工艺，支持从亚阈值区（200mV）到近阈值区（900mV）的宽电压工作。
▸采用比较器冗余技术，有效缓解了低电压下器件泄漏和失配对ADC性能的影响，提高了低电压下的转换精度。
ISSCC 2008Session 21Memory45nm CMOS
该论文提出了一种采用小信号非选通再生感测放大器(NSR-SA)的高密度45nm SRAM，解决了小尺寸器件变异性导致的读取电流和读SNM退化问题，以及传统感测放大器的失调电压和选通时序不确定性。通过0.25μm²的位单元和偏移补偿技术，实现了高密度与可靠读取。
▸提出非选通再生感测放大器(NSR-SA)，通过偏移补偿消除失调电压影响，无需选通信号，降低时序不确定性。
▸在45nm低功耗工艺下实现0.25μm²高密度位单元，同时兼顾读取电流和读静态噪声容限(SNM)。