ISSCC 2024Session 4RF & Wireless
该论文提出了一款面向Wi-Fi 7 (802.11be)标准的三频段双并发收发器，支持320MHz带宽和4K-QAM调制。通过优化射频/模拟电路设计，在7.1GHz频率下实现了-46dB的发射/接收EVM基底，解决了高带宽和高阶调制带来的线性度与噪声挑战。
▸三频段双并发架构，同时支持2.4/5/6GHz三个Wi-Fi频段并实现双流并发操作。
▸通过先进的电路设计技术，在7.1GHz高频段达到-46dB EVM floor，满足4K-QAM 320MHz信号的严苛线性度要求。
ISSCC 2024Session 4RF & Wireless40nm CMOS
本文提出了一款采用40nm CMOS工艺、工作在7.875GHz的全集成超宽带雷达SoC，集成了两个直接射频收发器。该芯片以79.7µW的超低功耗实现高精度测距和传感，适用于用户存在检测和生命体征监测等场景。
▸首次在40nm CMOS上集成两个直接射频UWB收发器，实现单芯片雷达SoC，显著降低系统功耗和尺寸。
▸采用直接射频架构，无需下变频，简化模拟前端并提升能效，实现79.7µW的超低功耗。
ISSCC 2024Session 19RF & Wireless
本文提出了一种基于振荡模式分裂技术的四核四模VCO，覆盖13.7至41.5GHz频率范围，实现了214.1dBc/Hz的FoMT，解决了毫米波VCO在宽调谐范围与低相位噪声之间的权衡难题。
▸提出振荡模式分裂技术，通过多核多模切换实现超宽频率调谐范围。
▸采用四核四模架构，在保持低相位噪声的同时显著扩展了工作频段。
ISSCC 2024Session 19RF & Wireless
本文提出一种0.07mm²的20-23.8GHz八相振荡器，采用磁耦合与双注入耦合技术，解决了传统多相本振产生中相位噪声与功耗之间的折衷问题，实现了189.2dBc/Hz的优值（FoM@10）。该设计结合了环形振荡器的多相特性与LC谐振器的高品质因数，显著提升了毫米波频段的性能。
▸创新点1：提出磁耦合与双注入耦合的混合耦合机制，在保留环形振荡器多相输出的同时，利用LC谐振器提高Q值，降低相位噪声。
▸创新点2：在20-23.8GHz频率范围内实现八相输出，芯片面积仅0.07mm²，且FoM达到189.2dBc/Hz，优于传统方法。
ISSCC 2024Session 19RF & Wirelessnull
该论文提出了一种单核LC VCO，通过可重构的Class-F-1和增强型Colpitts双模操作，实现了从8.9到21.9GHz的八倍频程覆盖，满足了多标准软件定义无线电收发器对单芯片宽频带低相位噪声振荡器的需求。
▸创新点1：采用可重构的Class-F-1和增强型Colpitts双模操作，在单核振荡器中实现八倍频程频率调谐范围。
▸创新点2：通过多核多模操作扩展LC VCO频率调谐范围的研究，该论文聚焦于单核双模设计以简化架构并降低成本。
ISSCC 2024Session 19RF & Wireless
该论文提出了一种基于62.5MHz参考的7.5GHz次谐波注入锁定时钟乘法器，通过优化注入强度实现了低相位噪声和低参考杂散。解决了传统注入锁定时钟乘法器中参考杂散随注入强度和倍频因子增大的问题。
▸实现了7.5GHz输出频率下-259.7dB FoMJ的优异相位噪声性能
▸在62.5MHz参考下达到-56.6dBc的低参考杂散，抑制了注入锁定中的杂散问题
ISSCC 2024Session 18RF & Wireless5nm FinFET
本文提出一款采用5nm FinFET工艺的200GS/s 8位接收机，具有超过60GHz的模拟前端带宽，实现了20fJ/c-s的能效，用于800Gb/s光相干通信。该设计解决了超高速光通信中接收机带宽与功耗的瓶颈问题。
▸实现200GS/s超高速采样率与8位分辨率，同时保持极低功耗（20fJ/c-s），在5nm FinFET工艺下优化模拟前端带宽超过60GHz。
▸针对800Gb/s光相干通信应用，通过电路架构创新在极高数据率下维持信号完整性，降低每比特能耗。
ISSCC 2024Session 18RF & Wireless
本文提出了一款8位160GS/s、57GHz带宽的时间交织DAC和基于驱动器的发射器，用于800Gb/s相干光通信。通过自适应校准技术解决了时间交织带来的失配问题，实现了高速高带宽的发射性能。
▸采用时间交织架构实现160GS/s超高采样率，同时保持57GHz带宽
▸提出自适应校准算法，有效补偿时间交织通道间的失配，提升线性度
ISSCC 2024Session 18RF & Wireless
from limited reach due to channel loss. Multi-mode vertical-cavity surface-emitting laser (VCSEL)-based optical interconnects can enable high-bandwidth connectivity while extending the reach to tens o
ISSCC 2024Session 18RF & Wireless16nm CMOS
该论文实现了一个采用16nm CMOS工艺的600Gb/s DP-QAM64相干光收发前端，包含4个105GS/s的8位ADC和DAC。通过精确建模时钟通道的传输线效应，降低了时钟抖动和歪斜，实现了高速率下的低误码率传输。
▸实现了4通道105GS/s 8位ADC和DAC的集成，支持600Gb/s DP-QAM64相干光传输。
▸通过精确建模1.2mm时钟通道的传输线效应，降低了时钟抖动和随机歪斜，保证了ADC/DAC的同步性能。
ISSCC 2024Session 13RF & Wireless
本文提出了一种25.2Gb/s/pin的NRZ/PAM-3双模发射器，通过嵌入式部分数据总线反转（DBI）技术，实现了133%的I/O带宽/引脚效率，解决了传统NRZ内存接口带宽受限的问题。
▸提出NRZ/PAM-3双模发射器架构，支持两种调制模式以适应不同带宽需求。
▸采用嵌入式部分DBI技术，在不增加额外引脚的情况下提升I/O带宽效率至133%。
ISSCC 2024Session 13RF & Wireless1a-nm DRAM工艺
本文提出了一款采用1a-nm工艺、1.05V供电、10.5Gb/s/pin数据速率的16Gb LPDDR5 Turbo DRAM。通过引入WCK校正策略、电压偏移校准接收器和寄生电容优化技术，解决了高速接口中的时序和信号完整性挑战。
▸提出WCK校正策略，用于补偿时钟路径失配，提升高速数据采样精度。
▸设计电压偏移校准接收器，动态调整接收阈值，降低工艺偏差影响。
ISSCC 2024Session 13RF & Wireless
Shigekazu Yamada1, Yoshihiko Kamata1, Tomoko Iwasaki2, Andrea D’alessandro3, Erwin Yu2, Arvind Muralidharan4, Qinge Li2, Henry Nguyen2, Kim-Fung Chan2, Michele Piccardi2, Takaaki Ichikawa1, Jeff Yu2,
ISSCC 2024Session 13RF & Wireless
本文提出一款16Gb、37Gb/s的GDDR7 DRAM，采用PAM3信令，针对不同电平的码间干扰差异，提出独立应用的DFE抽头系数，并优化ZQ校准线以减少1/4的面积。
▸针对PAM3单端信令中不同电平ISI差异，提出每个电平独立优化的DFE抽头系数
▸通过优化ZQ校准线，将校准线数量减少1/4，降低面积开销
ISSCC 2024Session 13RF & Wireless
本文提出了一种64Gb/s/pin PAM4单端发射机，采用合并预加重电容峰值串扰消除方案，旨在解决高密度并行通道中PAM4信号对串扰敏感的问题，提升信号完整性。
▸提出了一种合并预加重电容峰值串扰消除方案，在不增加额外功耗的情况下同时实现预加重和串扰消除。
▸采用单端PAM4发射机架构，适用于高密度内存接口，提高了通道密度和传输速率。
ISSCC 2024Session 13RF & Wireless
本文提出一款48GB容量、16层堆叠、带宽1280GB/s的HBM3E DRAM，采用全方位电源TSV（All-Around Power TSV）和6相RDQS方案优化TSV面积，解决高带宽存储器中的功耗和面积挑战。
▸提出All-Around Power TSV结构，通过环绕式电源TSV改善供电效率并节省面积。
▸采用6相读数据选通（6-Phase RDQS）方案，优化TSV布局以减少面积开销。
ISSCC 2024Session 13RF & Wireless
本文提出了一款280层1Tb 4b/cell（QLC）3D-NAND闪存芯片，实现了28.5Gb/mm²的面密度和3.2GB/s的高速IO速率。该设计通过先进的堆叠技术和高速接口电路，解决了高密度存储与高吞吐量之间的平衡问题。
▸实现了280层3D NAND堆叠，显著提升了存储密度。
▸采用4b/cell（QLC）技术，在保持可靠性的同时提高了单位存储容量。
ISSCC 2024Session 13RF & Wireless10nm DRAM
该论文提出了一种32Gb、8.0Gb/s/pin的DDR5 SDRAM，采用对称马赛克架构，在第五代10nm DRAM工艺上实现。为了解决DLL代码变化导致的确定性抖动和四相偏移问题，设计了一种混合开环/闭环DCC，显著降低了四相偏移。
▸提出对称马赛克架构，实现高密度高带宽DDR5 SDRAM。
▸采用混合开环/闭环DCC技术，减少DLL引起的确定性抖动和四相偏移。
ISSCC 2024Session 13RF & Wireless4nm
该论文提出了一种采用4nm工艺的48Gb/s/线单端NRZ并行收发器，针对下一代高带宽内存和芯片互连需求，通过偏移校准和均衡方案解决了高速单端信号传输中的信号完整性问题。
▸提出了一种单端NRZ并行收发器架构，在4nm节点实现48Gb/s每线的数据速率，适用于高密度互连。
▸集成了偏移校准和均衡方案，用于补偿工艺变化和信道损耗，提升信号质量。
ISSCC 2024Session 13RF & Wireless
提出一种35.4Gb/s/pin的16Gb GDDR7图形内存，采用低功耗时钟架构和PAM3 IO电路，以满足GPU AI应用和云游戏等高带宽、高能效需求。
▸提出低功耗时钟架构，降低高速运作时的功耗。
▸采用PAM3（三电平脉冲幅度调制）IO电路，在有限带宽下提升数据传输速率。
ISSCC 2024Session 12RF & WirelessGaAs E-pHEMT
本文提出了一种5.8GHz射频无线功率传输接收器，采用GaAs E-pHEMT整流器和SIDITO Buck转换器，实现了64.4%的峰值效率。该接收器解决了远距离（1-10m）功率传输中接收功率大幅波动的问题，并实现了45.2μs的快速最大功率点跟踪（MPPT）时间。
▸采用GaAs E-pHEMT整流器在5.8GHz下实现高效率整流，支持1W以上功率等级。
▸提出SIDITO Buck转换器架构，实现45.2μs的快速MPPT响应，适应宽范围输入功率变化。
ISSCC 2024Session 12RF & Wireless
该论文提出一种无封装防篡改标签，利用芯片-物品界面处不可克隆的亚THz波散射实现物理不可克隆功能（PUF）。通过亚THz BPSK调制器将响应背散射给读写器，实现低成本、高安全性的物品认证。
▸利用芯片-物品界面的不可克隆亚THz波散射，无需额外PUF电路即可生成唯一指纹。
▸实现无封装设计，降低标签厚度和成本，同时提高防篡改能力。
ISSCC 2024Session 12RF & Wireless
本文提出了一种基于数字开关的可重构16-QAM背散射标签，在19μW超低功耗下实现了200Mb/s的数据率，并成功演示了高清视频流传输，解决了高吞吐量物联网应用对超低功耗和高频谱效率的需求。
▸采用数字开关实现可重构16-QAM背散射调制，在保持极低功耗的同时显著提升数据率（200Mb/s）。
▸首次在亚毫瓦功耗级别实现高清视频流实时传输，展示了背散射技术在高吞吐量场景的可行性。
ISSCC 2024Session 12RF & Wireless
本文提出了一种基于电荷阈值化的可扩展、瞬时宽带5GS/s RF相关器，解决了传统数字相关器功耗高和模拟相关器相关长度短、功耗面积大的问题，实现了8位ENOB和152 TO的性能。
▸采用电荷阈值化技术实现模拟相关运算，避免了ADC的使用，降低了功耗和面积。
▸实现了5GS/s的瞬时宽带采样率和可扩展架构，支持更长的相关长度。
ISSCC 2024Session 12RF & Wireless
本文提出了一种毫米波/亚太赫兹频段的无合成器相干接收机，通过混合信号Kramers-Kronig过程重建相位信息，避免了传统高频合成和收发同步的高功耗需求。该接收机适用于资源受限环境下的低延迟通信、传感和成像应用。
▸提出无合成器相干接收机架构，消除高频合成和同步功耗瓶颈。
▸利用混合信号Kramers-Kronig关系实现相位重建，支持QPSK/16/64-QAM等调制信号。
ISSCC 2024Session 12RF & Wireless45nm CMOS
该论文提出了一种单片集成的8通道256Gb/s光发射机，采用45nm CMOS工艺，实现了低于63 fJ/b的能效。通过自主波长锁定技术解决了多通道波长稳定性问题，适用于数据中心和AI系统的高带宽低功耗互连。
▸首次在45nm CMOS平台上实现单片集成的8通道光发射机，无需外部光源或混合集成，降低了封装寄生效应。
▸提出自主波长锁定机制，无需外部校准即可稳定多通道激光波长，提升系统可靠性。
ISSCC 2023Session 31RF & Wireless22nm CMOS
本文提出了一种基于分布式N-path噪声消除架构的超低功耗接收机，工作频率0.4-0.95GHz，采用集成无源器件，实现了-85dBm/100kb/s灵敏度、-41dB SIR和174dB RX FoM，在22nm CMOS工艺中制造。解决了传统超低功耗接收机依赖片外高Q无源器件、频率可调性差的问题。
▸提出分布式N-path噪声消除架构，同时实现超低功耗和宽频率调谐范围
▸采用集成无源器件替代片外高Q无源元件，降低成本和尺寸，并保持高干扰容限
ISSCC 2023Session 31RF & Wireless
本文提出了一款覆盖0.7至2.5GHz的滑动数字中频正交数字发射机，针对多模NB-IoT应用实现了超过40%的系统效率。该设计通过创新的架构同时支持NB-IoT和BLE多频段，解决了低功耗广域物联网终端的灵活性需求。
▸提出滑动数字中频正交数字发射机架构，实现0.7-2.5GHz宽带频率覆盖
▸通过高效架构设计实现超过40%的系统效率，适用于多模NB-IoT和BLE集成
ISSCC 2023Session 31RF & Wireless
本文提出了一种超低功耗长距离有源RF标签，通过自动天线接口校准技术，实现了20.5%的发射效率（在-22dBm EIRP下）和-60.4dBm的接收灵敏度，接收功耗仅为17.8nW。该设计针对事件驱动的物联网应用，如远程控制和牲畜监测，旨在延长电池寿命并降低维护成本。
▸提出自动天线接口校准技术，优化天线与射频前端匹配，提升发射效率。
▸采用包络检测器优先的唤醒接收器架构，在纳瓦级功耗下实现高灵敏度。
ISSCC 2023Session 31RF & Wireless
该论文提出了一种无电池的被动双向BLE标签，实现了平板/智能手机到标签、标签到平板/智能手机以及标签到标签三种通信模式。解决了传统IoT收发器功耗高达数毫瓦、需要电池或频繁充电的问题。
▸首次实现被动双向BLE通信，无需电池即可支持三种通信模式。
▸利用商用BLE嵌入式设备（如平板、智能手机）作为网关，兼容现有硬件。
ISSCC 2023Session 31RF & Wireless
该论文提出了一种128通道、2mm×2mm的无电池神经芯片，通过多载波反向散射通信实现同时多通道传输，解决了传统有线神经接口的尺寸和供电限制。芯片采用无线能量传输和天线共享技术，实现了微型化、电池无源的神经记录植入体。
▸首次在2mm×2mm的芯片上集成128个神经记录通道，实现大规模同时记录。
▸采用多载波反向散射通信技术，在无电池条件下同时传输多通道神经信号。
ISSCC 2023Session 31RF & Wireless
该论文介绍了一款完全集成的IEEE 802.15.4/4z标准兼容的6.5-8GHz超宽带（UWB）系统级芯片（SoC）射频收发器，支持精确定位。解决了室内外设备间高精度定位和安全接入的需求，适用于快速扩展的相关应用。
▸实现了6.5-8GHz宽频带内的完全集成UWB SoC射频收发器，符合IEEE 802.15.4/4z标准。
▸支持精确定位功能，适用于室内外设备间的安全接入和定位应用。
ISSCC 2023Session 31RF & Wireless
该论文提出了一种采用Twin-OOK调制的正交不确定中频IR-UWB收发机，旨在解决短脉冲无线通信中的同步困难和能效问题。通过创新的调制和架构设计，改善了链路余量并提升了能效。
▸提出Twin-OOK调制方式，在不降低能效的前提下改善基带同步性能。
▸采用正交不确定中频架构，降低接收机设计复杂性并提高链路余量。
ISSCC 2023Session 28RF & Wireless
该论文提出了一款1.1V 16Gb DDR5 DRAM，通过概率性攻击者跟踪、多步预充电和核心偏置调制技术，解决了DRAM中由于行锤攻击导致的安全性和可靠性问题，并实现了刷新管理功能的增强。
▸提出概率性攻击者跟踪（Probabilistic-Aggressor Tracking）机制，有效识别并缓解行锤攻击，降低刷新开销。
▸采用多步预充电（Multi-Step Precharge）技术，减少电压波动和噪声，提升数据保持可靠性。
ISSCC 2023Session 28RF & Wireless
本文提出了一款1.1V供电、6.4Gb/s/pin数据速率、24Gb容量的DDR5 SDRAM，通过高精度占空比校正器和抗NBTI的DLL设计，解决了高速低功耗下PVT敏感性问题，实现了高密度与高速接口。
▸提出高精度占空比校正器，有效补偿占空比失真，提升信号完整性。
▸设计抗NBTI（负偏置温度不稳定性）的DLL，增强长期可靠性，降低时序抖动。
ISSCC 2023Session 28RF & Wireless
本文提出一种32Gb/s/pin、0.51pJ/b的单端无电阻阻抗匹配发射机，通过PN-over-NP驱动器实现面积缩减，并采用基于T线圈的边缘增强均衡器，在不消耗静态电流的情况下提升信号质量。
▸提出PN-over-NP驱动器结构，无需电阻即可实现阻抗匹配，显著减小芯片面积。
▸设计基于T线圈的边缘增强均衡器，在无序列跳变时不消耗静态电流，实现低功耗均衡。
ISSCC 2023Session 28RF & Wireless4nm
本文提出一种基于4nm工艺的HBM3 DRAM接口，采用电阻调谐偏移校准和原位裕度检测技术，实现了1.15TB/s的高带宽，解决了高带宽内存接口的瓶颈问题。
▸提出电阻调谐偏移校准技术，提高信号完整性
▸采用原位裕度检测方法，实时监测接口工作裕度
ISSCC 2023Session 28RF & Wireless4nm
该论文提出了一种采用4nm工艺的16Gb/s/pin单端PAM4并行收发器，通过开关抖动补偿和发射机优化解决了PAM4信令中的SNR退化和开关抖动问题，实现了高带宽和高能效的数据传输。
▸提出了一种开关抖动补偿技术，通过调整发射机的时序来减少PAM4信号中的抖动影响。
▸优化了发射机电路设计，包括驱动器和预加重电路，以改善信号完整性和降低功耗。
ISSCC 2023Session 28RF & Wireless
本文提出了一款超过300层、1Tb容量、3b/cell的3D-NAND闪存，实现了194MB/s的写入吞吐量，解决了高密度存储下的性能瓶颈问题。
▸通过超过300层的堆叠技术，实现了1Tb的高容量3D-NAND闪存，突破密度限制。
▸采用3b/cell（TLC）架构并优化电路，达到194MB/s的高写入吞吐量，显著提升性能。
ISSCC 2023Session 25RF & Wireless
本文提出了一种1至5GHz全无源频率转换四阶N路径滤波器，通过低功耗时钟提升技术实现高线性度。该滤波器利用基带椭圆低通负载的三个可编程电容（CF、CG、CB）来灵活调节带宽、选择性和带外抑制，解决了宽带可重构滤波器的线性度和功耗问题。
▸采用全无源结构实现频率转换四阶N路径滤波，避免了有源器件的功耗和噪声。
▸通过低功耗时钟提升技术增强开关驱动能力，在宽频带内保持高线性度。
ISSCC 2023Session 25RF & Wireless
该论文提出了一种4位分辨率、8GS/s采样率的射频数模转换器（RFDAC），用于在10微秒内生成具有4GHz带宽的FMCW线性调频信号。该设计解决了传统PLL频率合成在实现快速、宽带线性调频时的局限性。
▸采用4位RFDAC直接数字合成FMCW chirp，避免了PLL的非理想特性，实现了快速且宽带的线性调频。
▸在8GS/s的超高采样率下实现4GHz瞬时带宽，支持高分辨率雷达的距离和速度测量。
ISSCC 2023Session 25RF & Wireless28nm bulk CMOS
本文提出了一种工作在19.7至43.8GHz的宽带功率放大器，采用28nm体CMOS工艺，通过创新的宽带线性化技术解决了5G毫米波FR2频段多频段覆盖问题，支持国际漫游。
▸提出了一种宽带线性化技术，在19.7-43.8GHz范围内实现高线性度功率放大
▸采用28nm体CMOS工艺，实现了覆盖多个5G FR2频段的宽带PA设计
ISSCC 2023Session 25RF & Wireless28nm Bulk CMOS
该论文提出了一种采用正交Doherty架构的数字功率放大器（DPA），在28nm体CMOS工艺下实现了4.1W输出功率和33.6%的峰值功率附加效率（PAE），解决了先进CMOS工艺中低击穿电压和高衬底损耗导致的功率与效率瓶颈问题。
▸首次在数字功率放大器中引入正交Doherty架构，通过两路正交信号组合实现高效率的功率回退。
▸利用数字辅助技术补偿CMOS工艺的非理想性，在28nm体CMOS上实现了4W级输出功率和超过30%的PAE。
ISSCC 2023Session 12RF & Wireless
该论文提出了一种用于3.2pJ/b 24Gb/s QPSK相干光接收机的载波相位恢复环路，旨在解决短距离光互连中传统IM-DD链路数据速率提升困难的问题，通过低功耗相干接收方案实现高能效高速数据传输。
▸提出了一种低功耗载波相位恢复环路架构，适用于QPSK相干光接收机，实现了3.2pJ/b的能效。
▸在24Gb/s数据速率下实现了完整的相干接收功能，为短距离数据中心互连提供了高能效替代方案。
ISSCC 2023Session 12RF & Wireless16nm CMOS
该论文提出了一种非对称差分跨阻放大器（TIA），用于100Gb/s PAM-4光接收链路，解决了传统 shunt-feedback TIA 在噪声和带宽之间的根本性权衡问题。通过非对称设计，实现了7 pA/√Hz的输入参考噪声密度和-14dBm的光灵敏度。
▸提出非对称差分TIA架构，打破传统SF-TIA的噪声-带宽折中限制。
▸在16nm CMOS工艺中实现7 pA/√Hz的低噪声密度，支持100Gb/s PAM-4链路。
ISSCC 2023Session 12RF & Wireless7nm CMOS + 45nm silicon photonics
该论文提出了一种基于堆叠7nm CMOS和45nm硅光子芯片的波分复用（WDM）接收机，实现了每根光纤7×50Gb/s的传输速率和0.96pJ/b的能效。解决了数据中心中分布式计算架构对高带宽、低功耗光学互连的需求。
▸采用堆叠7nm CMOS与45nm硅光子芯片的异构集成，优化了信号完整性和功耗。
▸实现了每根光纤7通道WDM接收，每通道50Gb/s，总速率350Gb/s，能效仅0.96pJ/b。
ISSCC 2022Session 8RF & Wireless
该论文提出了一种9-12GHz的耦合旋转行波振荡器（RTWO）FMCW全数字锁相环（ADPLL），用于解决FMCW雷达中短线性调频持续时间与低相位噪声之间的权衡问题。通过采用耦合RTWO结构，实现了97fs RMS抖动和-120dBc/Hz @1MHz偏移的相位噪声，同时支持12.5ns的快速回扫时间和2µs的线性调频时间。
▸采用耦合旋转行波振荡器（RTWO）作为VCO，在宽频率范围（9-12GHz）内实现了极低的抖动和相位噪声
▸在FMCW全数字锁相环中实现了极短的12.5ns回扫时间，大幅缩短了雷达的闲置时间
ISSCC 2022Session 8RF & Wireless22nm FinFET
该论文提出了一种基于电压插值器的分数-N类型I采样锁相环（PLL），工作在2-2.48GHz频段，采用22nm FinFET工艺。它解决了传统数字PLL中量化噪声和杂散问题，同时辅助快速晶体启动，实现低抖动、小面积和低功耗，适用于物联网应用。
▸采用电压插值器实现分数-N频率合成，避免数字域量化噪声，简化校准复杂度。
▸类型I采样架构与快速晶体启动技术结合，降低抖动和功耗的同时加快系统启动时间。
ISSCC 2022Session 8RF & Wireless28nm CMOS
该论文提出了一种基于正反馈的噪声消除低噪声放大器（LNA），利用Gm增强技术实现宽带匹配和噪声抑制。在28nm CMOS工艺下，实现了0.0078mm²的极小面积和3.4mW的低功耗，适用于宽带接收机前端。
▸提出正反馈噪声消除架构，通过辅助放大器消除主输入管的噪声，同时利用Gm增强技术提高增益和降低噪声因子。
▸在极小芯片面积(0.0078mm²)和低功耗(3.4mW)下实现宽带性能，适用于28nm CMOS工艺。
ISSCC 2022Session 24RF & Wireless
针对LPWAN应用中接收器高功耗导致无法始终开机待机的问题，提出了一种具有可重构数据/占空比唤醒接收器的LPWAN无线电，通过集成数据接收和低功耗唤醒功能，实现了低功耗待机下的实时响应。
▸提出一种可重构的接收器架构，可在数据接收模式和低功耗唤醒模式之间动态切换，降低待机功耗。
▸采用占空比唤醒方案，进一步减少平均功耗，同时保持对非周期性事件的快速响应。