子分类 · Power Management

Charge Pump

42 篇相关 JSSC 论文

JSSC 2024第3期Power ManagementCharge PumpPLL
A Sub-50-fsrms Jitter Fractional- N CPPLL Based on a Dual-DTC-Assisted Time-Ampl
提出了一种基于双DTC辅助时间放大PFD的24-28GHz亚50fs抖动分数N CPPLL。
37.1 fs rms jitter (integer-N), 45.6 fs rms jitter (fractional-N)
JSSC 2023第8期RF & WirelessCharge Pump
A 33-GbsPin 109-pJBit Single-Ended PAM-3 Transceiver With Ground-Referenced Sign
研究了一种改进SSO噪声和参考电压裕度的PAM-3收发器，采用地参考信号和电容峰值技术。
28nm CMOS, 33 Gb/s/pin, 1.09 pJ/b
JSSC 2022第5期Power ManagementCharge PumpPLL
A Sub-100 Fs RMS jitter 20 GHz Fractional- N Analog PLL With a BAW Resonator Bas
一款基于BAW谐振器的20GHz分数-N模拟PLL，具有亚100飞秒抖动性能。
20GHz, 65/92fs抖动, 188dBc/Hz FOM
JSSC 2022第8期Power ManagementLDOCharge Pump
A 051 V 68 dB Power Supply Rejection Capacitorless Analog LDO Using V oltage-to
提出一种基于电压-时间转换技术的模拟LDO，在低于1V电源电压下实现高电源抑制比。
28nm CMOS, 0.5-1V, -68dB PSR@1kHz, 150mA负载
JSSC 2021第2期Power ManagementCharge PumpNeural Network Accelerator
A 248-μW Biopotential Amplifier Tolerant to 15-VPP Common-Mode Interference for T
一种耐受15VPP共模干扰的低功耗生物电位放大器，用于双电极ECG记录。
180nm CMOS, 1.2V, 248μW, 15VPP CMI tolerance at 60Hz
JSSC 2021第6期Power ManagementCharge PumpPLL
19 A 02504-V Sub-011-mWGHz 01516-GHz PLL Using an Offset Dual-Path Architecture
提出一种0.25V超低电压锁相环，采用偏移双路径架构降低电荷泵设计难度
0.15-1.6GHz工作频率，0.25-0.4V供电，0.106mW/GHz能效(1.6GHz@0.4V)
JSSC 2021第10期Power ManagementCharge Pump
A Reconfigurable Capacitive Power Converter With Capacitance Redistribution for I
一种可重构电容功率转换器，用于室内光能供电的无电池物联网设备。
0.18-µm CMOS, 峰值转换效率92.4%（1×）、65.7%（1.5×）、69.5%（2×）
JSSC 2021第10期Power ManagementCharge Pump
Design of a Bone-Guided Cochlear Implant Microsystem With Monopolar Biphasic Mul
提出并验证了一种骨导式人工耳蜗微系统，集成了ECAP采集和电极组织阻抗测量电路，支持单极双相恒流刺激。
最大刺激电流1.2mA，步进10µA
JSSC 2020第4期Power ManagementCharge PumpPLL
A 7-nm FinFET CMOS PLL With 388-fs Jitter and -80-dBc Reference Spur Featuring a
7nm FinFET CMOS PLL设计，采用跟踪保持电荷泵和自动环路增益控制，实现388fs抖动和-80dBc参考杂散。
4.0 GHz, 0.9V, 5.9 mW, 388-fs rms抖动, -80 dBc参考杂散
JSSC 2020第6期Power ManagementCharge PumpPLL
A 065-V 12-16-GHz Sub-Sampling PLL With 564-fsrms Integrated Jitter and -2564-dB
一种0.65V供电、12-16GHz调谐范围的亚采样锁相环，具有564fs抖动和低功耗特性
40nm CMOS, 0.65V, 12-16GHz, 56.4fs抖动, 7.2mW功耗
JSSC 2020第6期RF & WirelessCharge PumpPLL
A Sub-mW 24-GHz Active-Mixer-Adopted Sub-Sampling PLL Achieving an FoM of -256 d
提出一种采用有源混频器的亚采样锁相环，实现-256 dB的FoM。
161 fs RMS抖动（10kHz-100MHz），-67 dBc杂散，0.93 mW功耗
JSSC 2019第10期Power ManagementBoost ConverterCharge Pump
Integrated Cold Start of a Boost Converter at 57 mV Using Cross-Coupled Compleme
提出一种片上冷启动技术，实现57mV输入电压下快速启动升压转换器。
57 mV, 135 ms, 90 nJ
JSSC 2017第3期Power ManagementCharge Pump
A 36 V 49 Efficient Hybrid Charge Pump in Nanometer Scale Bulk CMOS Technology
一篇关于纳米级体CMOS技术中高效混合电荷泵的论文
36V, 49%效率
JSSC 2016第5期Power ManagementCharge PumpEnergy Harvesting
A Highly Efficient Reconfigurable Charge Pump Energy Harvester With Wide Harves
高效可重构电荷泵能量收集器设计
无
JSSC 2015第2期Power ManagementCharge PumpEnergy Harvesting
A 015 V Input Energy Harvesting Charge Pump With Dynamic Body Biasing and Adapti
提出一种0.13微米工艺的低压能量收集电荷泵，采用自适应死区时间和动态体偏置技术提升效率。
0.15V输入电压，效率提升17%，输出电流提升240%
JSSC 2015第2期Power ManagementCharge PumpEnergy Harvesting
FEBRUARY 2015 VOLUME 50 NUMBER 2 IJSCBC ISSN 0018-9200 A 0 87 W T r a ns c e i v
IEEE JSSC 2015年2月刊收录了多篇关于低功耗电路设计、能量收集、高速串行链路接收器、多级放大器优化、数字锁相环和非二进制LDPC解码器的论文。
0.15V输入能量收集电荷泵, 40nm CMOS, 195mW/55mW双路径接收器, 2.8–3.5 GHz DCO
JSSC 2015第11期Power ManagementCharge PumpNeural Network Accelerator
A 1 V Input 3 V-to-6 V Output 58-Efficient Integrated Charge Pump With a Hybrid T
提出一种集成混合6级电压倍增器，无需高压器件，实现高效小面积电荷泵。
1V输入，3-6V输出，48-58%效率，0.05mm²面积
JSSC 2015第12期Data ConvertersCharge PumpPLL
A 35 GHz Digital Fractional- N PLL Frequency Synthesizer Based on Ring Oscillato
65nm CMOS工艺下3.5GHz数字分数分频锁相环，性能媲美模拟PLL。
65nm CMOS, 1V, 15.6mW, 0.34mm², -60dBc最大带内分数杂散, -81dBc最差参考杂散, -93/-126/-151 dBc/Hz@100kHz/1MHz/20MHz相位噪声
JSSC 2014第2期Power ManagementCharge Pump
Patent Abstracts The Patent Abstracts cited are intended to provide the minimum
专利摘要提供了指数多级电荷泵和高速接收器架构的创新设计。
无
JSSC 2014第4期Data ConvertersPipeline ADCDAC
A Time-Based Pipelined ADC Using Both V oltage and Time Domain Information
提出一种结合电压和时间域信息的基于时间的流水线ADC，提高分辨率和能效。
69.3 dB SNDR, 6.38 mW, 70 MHz
JSSC 2013第9期Power ManagementCharge PumpPLL
A Spur-Frequency-Boosting PLL With a 74 dBc Reference-Spur Suppression in 90 nm
提出一种新型PLL架构，通过频率提升技术实现74 dBc参考杂散抑制。
3.6 GHz, -74 dBc参考杂散抑制, (K/ω)比16.67, (ω/ω)比1/20
JSSC 2012第4期Power ManagementCharge PumpPLL
A 2 GHz Fractional-N Digital PLL with 1b Noise Shaping TDC Dong-Woo Jee Y oung-H
本文提出了一种低功耗噪声整形时间数字转换器及其在分数N数字锁相环中的应用。
0.13μm CMOS, 1 MHz环路带宽, 107 dBc/Hz@500 kHz, 118.5 dBc/Hz@3 MHz
JSSC 2012第4期Power ManagementCharge Pump
Dual-Loop System of Distributed Microregulators With High DC Accuracy Load Respo
双环路分布式微调节器系统在45nm SOI CMOS工艺中实现高DC精度和快速负载响应。
45nm SOI CMOS, 500ps负载响应时间, 10mV DC负载调节, 28mVpp输出噪声
JSSC 2012第8期Power ManagementCharge PumpClock Generation
A 05-V 440-µW Frequency Synthesizer for Implantable Medical Devices Wu-Hsin Che
一种用于植入式医疗设备的超低功耗频率合成器设计
0.5V, 440µW, 91.5 dBc/Hz @1MHz
JSSC 2010第2期Data ConvertersCharge Pump
An 111 mW 42 MSs 10 b ADC With Two-Step Settling in 018 22m CMOS
一种采用两步稳定技术的10位流水线ADC，结合电荷泵和放大器反馈，提高转换效率。
0.18μm CMOS, 11.1mW, 42MS/s, 55.6dB SNDR, 67.5dB SFDR
JSSC 2010第4期Power ManagementCharge Pump
Multi-Phase 1 GHz V oltage Doubler Charge Pump in 32 nm Logic Process Dinesh Som
32nm工艺下多相1GHz电压倍增电荷泵，满足逻辑块低电流Vmin需求。
32nm CMOS, 1V to 2V, 5mA
JSSC 2010第5期Data ConvertersPipeline ADCCharge Pump
A Low-Power Capacitive Charge Pump Based Pipelined ADC
提出一种基于电容电荷泵的低功耗流水线ADC，无需高功耗运放即可实现高线性度。
1.8V, 0.18μm CMOS, 50MS/s, 58.2dB SNDR (9.4 ENOB), 66dB SFDR, 3.9mW (模拟)/6mW (数字)
JSSC 2010第9期Power ManagementCharge PumpNeural Network Accelerator
An Efficiency-Enhanced Auto-Reconfigurable 2 3 SC Charge Pump for Transcutaneous P
一种用于经皮电力传输的自适应可重构2/3开关电容电荷泵，通过动态死区时间控制和最小电容选择策略提高效率。
峰值效率95%（2倍模式）和92%（3倍模式），静态电流减少1.6倍（2倍模式）和2.3倍（3倍模式）
JSSC 2009第9期RF & WirelessCharge PumpClock Generation
A 065-V 25-GHz Fractional-N Synthesizer With Two-Point 2-Mbs GFSK Data Modulatio
0.5V供电的分数N频率合成器，采用两点调制技术实现2-Mb/s GFSK调制
0.5V/0.65V供电, 6mW功耗, 120dBc/Hz相位噪声
JSSC 2008第2期RF & WirelessCharge PumpPLL
16PLL Transmitter With a Loop-Bandwidth Calibration System Yukinori Akamine Mana
开发了一种带有线性电荷泵和新型环路带宽校准系统的1/6 PLL发射器，校准时间短且精度高。
相位误差<2度rms，校准时间25s，400kHz偏移噪声64dBc
JSSC 2008第2期Power ManagementCharge Pump
A Digital Calibration Technique for Charge Pumps in Phase-Locked Systems
采用数字校准技术消除锁相环系统中电荷泵的电流失配，无需额外复制电荷泵。
输出杂散抑制5.35 dB，相位噪声-110 dBc/Hz @1MHz偏移
JSSC 2008第2期Power ManagementCharge PumpNeural Network Accelerator
A High Linearity Fast-Locking Pulsewidth Control Loop With Digitally Programmabl
提出一种高线性度快速锁定脉宽控制环路，具有宽范围输入输出占空比和低功耗特性。
1MHz-1.3GHz, 30%-70%占空比可调, 4.8mW功耗, 13.2ps峰峰值抖动
JSSC 2008第2期Power ManagementCharge PumpFlash Memory
High-V oltage Analog System for a Mobile NAND Flash Yong Hoon Kang Jin-Kook Kim
提出一种适用于移动设备NAND闪存的高电压模拟系统，重点优化低电压、低功耗和小面积设计。
63nm CMOS, 1.5V
JSSC 2008第9期Power ManagementCharge PumpPLL
A 464 GHz LC PLL With Adaptive Bandwidth Control for a Forwarded Clock Link
一款采用自适应带宽控制的464 GHz LC PLL，用于转发时钟链路
6.4 Gb/s时2-UI抖动0.9 ps RMS
JSSC 2008第12期Power ManagementCharge PumpPLL
Low-Spur Low-Phase-Noise Clock Multiplier Based on a Combination of PLL and Reci
结合PLL和DLL的低杂散低相位噪声时钟乘法器
0.048 mm², 90 nm CMOS, 122 dBc/Hz @ 200 kHz offset, 800 MHz, 48 dBc reference spur, 15 mW, 1 V
JSSC 2007第1期Power ManagementCharge Pump
A 01-22m 18-V 256-Mb Phase-Change Random Access Memory PRAM With 66-MHz Synchron
开发了一款256Mb相变随机存取存储器，支持66MHz同步突发读取操作，并在1.8V低电压下实现写入性能优化。
62ns初始读取时间，10ns突发读取时间，0.5MB/s写入吞吐量
JSSC 2007第8期Power ManagementCharge PumpPLL
A 50-GHz Phase-Locked Loop in 013-22m CMOS
0.13μm CMOS工艺下实现的50GHz锁相环，采用LC振荡器注入锁定分频器。
45.9-50.5GHz锁定范围，10dBm输出功率，57mW功耗，63.5/72/99 dBc/Hz相位噪声
JSSC 2006第2期Power ManagementCharge Pump
A Regulated Charge Pump With Small Ripple V oltage and Fast Start-Up
一种采用自动泵浦控制方案的小纹波快速启动电荷泵电路。
3.3V输入,4.5V输出,30mA负载电流,<33.8mV纹波,>70%效率
JSSC 2006第5期Power ManagementCharge Pump
Design of Charge Pump Circuit With Consideration of Gate-Oxide Reliability in Lo
设计考虑栅氧可靠性的新型电荷泵电路，提高效率并避免器件过压。
0.35μm CMOS, 3.3V, 输出8.8V
JSSC 2006第8期Power ManagementCharge PumpNeural Network Accelerator
A Compact Switched-Capacitor Regulated Charge Pump Power Supply
提出了一种紧凑型开关电容稳压电荷泵电源，输入1.8-3.5V，输出3.2V，最大电流6mA。
0.5μm CMOS, 1.8-3.5V输入, 3.2V输出, 6mA
JSSC 2006第12期Power ManagementCharge PumpPLL
A 05-GHz to 25-GHz PLL With Fully Differential Supply Regulated Tuning
本文介绍了一种适用于高缩放工艺的宽范围时钟生成PLL，采用全差分电源调节调谐方案。
0.5至2.5 GHz频率范围，2.4 GHz时功耗14 mA，抖动2.36 ps rms
JSSC 2006第12期Data ConvertersDACCharge Pump
A 18-GHz Spur-Cancelled Fractional-N Frequency Synthesizer With LMS-Based DAC Ga
18GHz分数N频率合成器采用LMS算法DAC消除杂散，实现低相位噪声
0.18μm CMOS, 1.8V, 29mW