ISSCC 2025Session 8Digital Circuits
本文提出了一种面向先进HBM接口的命令感知混合LDO，通过仅使用20pF片上电容和150μA静态电流实现快速瞬态响应，解决了HBM4中多通道供电噪声和面积限制问题。
▸提出命令感知混合架构，通过预判内存读写命令提前调整LDO工作模式，显著降低瞬态过冲/下冲。
▸采用20pF极小片上电容结合150μA超低静态电流，实现与传统大电容LDO相当的瞬态性能，适合HBM密集集成。
ISSCC 2025Session 21Power Management
该论文提出了一种用于SoC的全模拟分布式LDO，通过多个功率晶体管分配负载电流以实现有效热分布，并增强了噪声抑制能力。解决了传统LDO因热耗散导致SoC性能退化的问题。
▸提出全模拟分布式LDO架构，通过电流平衡机制实现均匀热分布。
▸增强噪声抑制能力，提高对SoC中噪声的免疫性。
ISSCC 2024Session 14Digital Circuits
该论文提出一种计算型数字LDO，采用分布式电源门控开关和时间基于的控制技术，实现了10A负载电流和263A/mm^2的高电流密度，旨在简化移动SoC中PMIC-SoC电源轨并优化CPU核心功耗。
▸使用分布式电源门控开关来减小功率FET面积，提高集成度
▸采用时间基于的控制方法实现高效率的数字LDO
ISSCC 2024Session 14Digital Circuits
architecture is emerging as a solution for on-chip power delivery [1-6]. Multiple digital LDO (D-LDO) units cooperate inside this framework to regulate supply voltage via a shared power grid network.
ISSCC 2023Session 14Digital Circuits
该论文提出了一种适用于CPU的数字低压差线性稳压器（DLDO），采用自适应传递函数，实现了125A/mm²的高功率密度，解决了动态工作条件下VIN、VOUT和负载电流瞬变导致的VMIN依赖性问题。
▸提出自适应传递函数数字控制，优化瞬态响应和稳定性
▸实现125A/mm²的高功率密度，满足CPU级供电需求
ISSCC 2022Session 30Power ManagementIntel 4
本文提出了一种工作在triode区的模拟LDO，采用分布式增益增强和动态负载电流跟踪技术，在Intel 4工艺下实现0.76V输入电压和4A输出电流，旨在解决低 dropout 电压下高PSR的需求。
▸采用triode区工作而非传统饱和区，以减小dropout电压
▸分布式增益增强结构提升环路增益和PSR
ISSCC 2021Session 36Hardware Security
该论文提出了一种针对电磁/功耗侧信道分析攻击的AES-256加密芯片，采用数字友好的电流源和环形振荡器实现签名衰减，以增强抗攻击能力。解决了传统电路级防护措施在单一策略下难以达到高安全级别的问题。
▸提出了一种基于数字友好电流源的签名衰减技术，有效降低功耗和电磁侧信道信息泄露。
▸利用环形振荡器实现随机化，增强抗侧信道攻击能力，达到超过10亿次最小泄露轨迹数。
ISSCC 2021Session 29Digital Circuits
该论文提出了一种分布式数字低压差稳压器（DLDO），通过时分复用校准环路实现高电流密度和宽负载范围，解决了高性能计算和AI应用中微处理器热功率预算限制下的高效供电问题。
▸采用时分复用校准环路，在多个LDO单元间共享校准资源，降低功耗和面积开销。
▸实现40A/mm²的高电流密度和1mA至6.4A的宽负载范围，显著提升供电效率。
ISSCC 2020Session 32Power Management
本文提出了一种可扩展且PCB友好的菊花链方法，用于并行化LDO稳压器，解决了直接并联LDO时因器件差异导致电流不均衡和热失控的问题，实现了2.613%的电流共享精度。
▸提出一种基于菊花链的并行化架构，使得多个LDO能够均分输出电流，同时保持稳定性和调节能力。
▸该架构具有PCB友好性，易于扩展并适用于高电流应用场景。
ISSCC 2020Session 32Power Management
本文提出了一种基于环形放大器的低压差稳压器（LDO），通过副本电路增强电源抑制比（PSR），解决了数字LDO输出纹波大、PSR差以及依赖时钟频率的问题。该LDO在0.4-1.2V输入电压范围内实现了0.0057mm²的芯片面积和55fs的瞬态FoM。
▸采用环形放大器替代数字功率管控制，消除了输出纹波并改善了PSR
▸引入副本（Replica）电路进一步增强电源抑制比，实现高PSR性能
ISSCC 2020Session 25Digital Circuits65nm CMOS
该论文提出了一种基于边缘追逐量化器的数字LDO，在65nm工艺中实现了4.58ps的FoM和抗侧信道攻击特性。通过新型量化器设计解决了传统同步DLDO响应慢和功耗大的问题，同时增强了安全性。
▸提出边缘追逐量化器控制方案，无需高采样频率或大输出电容即可实现快速瞬态响应。
▸首次在数字LDO中实现抗侧信道攻击能力，通过量化器设计抵抗功耗分析攻击。
ISSCC 2020Session 25Digital Circuits
该论文提出了一种无输出电容的可综合数字低压差线性稳压器（LDO），通过CMP触发振荡器和droop检测器实现快速瞬态响应。解决了传统模拟LDO难以集成、需要外部电容的问题，在SoC中提供高能效的电源管理。
ISSCC 2020Session 25Digital Circuits10nm CMOS
本文提出了一种全数字、可综合、分布式且可扩展的低压差稳压器（LDO），采用10nm CMOS工艺实现。该设计无需定制通信或模拟电压传感器，通过分散的LDO单元共享供电网络，改善了本地IR压降和瞬态响应。
▸首次实现了完全可综合的分布式全数字LDO，所有控制逻辑均为数字标准单元，便于在不同工艺间移植。
▸提出了一种无需全局控制器或邻居间定制通信的分布式架构，利用共享供电网络实现点负载调节。
ISSCC 2019Session 25Hardware Security
该论文提出一种利用安全感知的集成电压调节器技术，增强128位AES引擎对功耗和电磁侧信道攻击的抵抗能力。通过并行与串行数据路径的AES引擎实现，显著提升了安全性。
▸首次采用安全感知的集成电压调节器（IVR）同时提升功耗和电磁侧信道攻击的抵抗性
▸针对并行（128位）和串行（8位）两种AES架构进行优化，验证了方案的有效性
ISSCC 2019Session 14AI / ML14nm CMOS
该论文提出一种采用14nm CMOS工艺的模块化混合低压差稳压器（LDO），通过动态钳位调谐技术实现了快速负载瞬态响应和可编程电源抑制比（PSRR），解决了复杂SoC中不同模块对供电电压快速稳定和噪声隔离的需求。
▸提出模块化混合LDO架构，融合数字和模拟LDO优势，兼顾快速响应和低功耗。
▸引入动态钳位调谐技术，实现可编程PSRR，适应不同噪声敏感度模块。
ISSCC 2019Session 14AI / ML
本文提出了一种混合异步二进制搜索和同步线性搜索的数字低压差稳压器（DLDO），针对物联网SoC的超低功耗和大动态负载范围需求，实现了745pA的静态电流、3.8×10^5的动态负载范围和99.99%的电流效率，以及2mV的输出电压纹波。
▸混合异步二进制搜索和同步线性搜索架构，结合了快速瞬态响应和高精度调节。
▸实现超低静态电流（745pA）的同时保持大动态负载范围（3.8×10^5），突破传统DLDO的功耗-性能折中。
ISSCC 2019Session 14AI / ML
该论文提出了一种计算调节的数字低压差稳压器（LDO），通过自主运行时增益跟踪技术，实现了2.79个时钟周期的平均建立时间，解决了传统数字LDO因采样反馈和PVT裕度导致的瞬态响应慢的问题。
▸提出计算调节（Computationally Regulated）架构，通过数字计算优化控制环路，显著提升瞬态响应速度。
▸实现自主运行时增益跟踪（Autonomous Runtime Gain Track），动态调整环路增益以应对PVT变化，无需额外裕度。
ISSCC 2018Session 27Power Management
提出了一种N型低压差稳压器，通过功率回收和近零驱动死区技术实现了94%的功率回收效率，并在短周期负载下将下冲降低至20mV，解决了传统LDO效率低和瞬态响应差的问题。
▸采用94%功率回收技术，显著提升LDO效率。
▸实现近零驱动死区，改善瞬态响应速度。
ISSCC 2018Session 18Digital Circuits
该论文提出了一种基于节拍频率量化器的全集成数字LDO，内置自适应采样机制，仅需40pF输出电容即可实现快速瞬态响应，解决了传统数字LDO响应速度慢的问题。
▸提出节拍频率量化器替代传统比较器，实现快速瞬态响应。
▸内置自适应采样技术，根据负载变化动态调整采样频率，优化功耗与性能。
ISSCC 2018Session 18Digital Circuits28nm CMOS
该论文提出了一种0.4V供电、430nA静态电流的NMOS数字低压差线性稳压器（LDO），通过NAND型模拟辅助环路实现快速瞬态响应，解决了超低功耗应用中传统数字LDO瞬态响应慢和静态电流大的问题。
▸提出NAND型模拟辅助环路，在不增加静态电流的情况下显著提升瞬态响应速度
▸采用粗调与细调结合的移位寄存器架构，实现宽负载范围下的高效调节
ISSCC 2017Session 8Digital Circuits65nm CMOS
该论文提出了一种基于噪声隔离LDO的可综合注入锁定PLL，通过离散时间LDO实现时移操作，隔离PLL免受电源和LDO噪声影响，从而在噪声SoC环境中保持鲁棒性。在65nm CMOS工艺下，采用标准单元库和数字设计工具实现，在0.9GHz振荡频率下实现了0.42ps抖动和3.8mW功耗。
▸提出噪声隔离LDO，采用离散时间操作实现时移，有效隔离PLL与电源及LDO噪声。
▸完全使用标准单元库和数字设计工具实现PLL核心布局，实现可综合设计。
ISSCC 2017Session 5Analog Circuits65nm CMOS
本文提出了一种基于反相器的低压差稳压器（LDO），采用65nm CMOS工艺，在最低0.2V电源电压下实现了轨到轨调节和超过-20dB的电源抑制比（PSR），解决了超低压操作下LDO的噪声抑制和调节难题，适用于动态电压频率调整（DVFS）系统中的点负载供电。
▸采用反相器结构设计LDO，实现了在超低电源电压下的轨到轨输出调节范围，克服了传统LDO在低压下的电压裕度限制。
▸在0.2V最低电源电压下达到超过-20dB的PSR，显著提升了超低压场景下的噪声抑制能力。
ISSCC 2017Session 5Analog Circuits
该论文提出了一种由0.0013mm²的D类控制器驱动的1A LDO稳压器，解决了传统模拟LDO在高负载电流下需要高静态电流驱动大功率晶体管，以及数字LDO控制电路面积随功率晶体管增大而增加的问题。
▸采用D类控制器驱动LDO，显著减小了控制电路面积（仅0.0013mm²），同时支持1A大负载电流。
▸通过D类控制器的开关特性，降低了静态功耗，提高了轻载效率。
ISSCC 2017Session 20Digital Circuits
本文提出了一种基于事件驱动控制的数字低压差稳压器（LDO），实现了完全集成的100pF输出电容，在0.5V输入电压下提供1.44mA级别的负载电流。该设计通过事件驱动方案大幅降低了输出电容需求，避免了传统高频数字LDO的功率效率问题。
▸事件驱动（ED）控制方案代替传统同步时钟，显著减小所需输出电容，实现完全片上集成。
▸在超低输入电压（0.5V）下实现数字LDO，适用于近阈值电压供电场景。
ISSCC 2017Session 20Digital Circuits
该论文提出了一种无输出电容的模拟辅助数字低压差稳压器（LDO），采用三环控制架构，解决了传统数字LDO需要大输出电容且响应慢的问题，实现了快速瞬态响应和面积节省。
▸提出模拟辅助数字控制架构，结合模拟环路的快速响应和数字环路的精确调节能力，实现无输出电容的LDO设计。
▸采用三环控制策略（包括快速模拟环路、慢速数字环路和自适应环路），在负载跳变时快速稳定输出电压，同时保持低静态功耗。
ISSCC 2017Session 20Digital Circuits
该论文提出了一种基于逐次逼近的数字低压差稳压器（DLDO），通过PD补偿和亚LSB占空比控制技术，实现了从100nA到2mA的宽负载电流范围，并达到15.1ns的快速瞬态响应，解决了传统模拟LDO在低输入电压下无法工作的问题。
▸采用逐次逼近架构实现数字LDO，结合PD补偿技术提高环路稳定性。
▸引入亚LSB占空比控制，实现精细的电压调节和低纹波输出。
ISSCC 2017Session 20Digital Circuits
本文提出了一种具有抗PVT变化技术的数字低压差稳压器（DLDO），用于动态电压缩放（DVS）和自适应电压缩放（AVS）应用。该技术旨在提高稳压器在不同工艺、电压和温度条件下的稳定性和性能，从而实现快速、低成本且节能的片上电源管理。
▸提出了一种抗PVT变化的技术，使数字LDO在工艺、电压和温度变化下仍能保持稳定和高效。
▸针对DVS和AVS应用优化了数字LDO的带宽和响应速度，支持快速电压调节。
ISSCC 2016Session 8Digital Circuits
该论文提出一种基于事件驱动PI控制的全集成低压差稳压器（LDO），通过事件驱动方式缩短控制环路延迟，从而无需片外大输出电容，实现了低功耗和小面积集成。
▸提出事件驱动PI控制算法，仅在负载变化时触发控制动作，大幅降低功耗和环路延迟。
▸实现全集成LDO，无需片外输出电容，适用于SoC多电源域。
ISSCC 2015Session 5Analog Circuits0.13µm CMOS
该论文提出了一种采用0.13µm工艺的全数字低压差稳压器，通过自适应控制和降低动态稳定性技术，实现了超宽动态范围内的电压调节。解决了传统LDO在宽负载电流范围下效率低、稳定性差的问题。
▸提出全数字控制架构，利用自适应控制策略动态调整环路参数，提升宽负载范围内的瞬态响应。
▸通过降低动态稳定性要求，简化补偿网络，减小芯片面积并提高能效。
ISSCC 2014Session 17Analog Circuits
提出一种全集成低 dropout 稳压器 (LDO)，实现了 0.65ns 的响应时间和 3.01ps 的 FoM 值，并在全频谱范围内保持高电源抑制比 (PSR)，解决了 SoC 中对高速、高 PSR LDO 的需求。
▸采用全频谱电源抑制技术，在 GHz 频段内仍保持高 PSR，满足单端模拟/RF 电路需求。
▸通过优化的电路架构实现了极快的负载瞬态响应（0.65ns）和出色的 FoM 值（3.01ps）。
ISSCC 2014Session 17Analog Circuits
本文提出一种用于低功耗生物医学系统的低压差稳压器，通过将电压参考电路嵌入到误差放大器中，解决了传统LDO中电压头空间限制的问题，实现了低输入电压操作。该LDO在0.6V输出电压下达到30ppm/°C的温度系数，最大驱动电流为10mA。
ISSCC 2014Session 15Digital Circuits
提出一种2.4GHz全数字锁相环，采用数字调节的电源噪声不敏感和温度自补偿的环形DCO，解决了传统LDO功耗高、电压余量不足的问题。
▸提出数字调节的电源噪声不敏感技术，无需LDO即可降低电源敏感性。
▸引入温度自补偿机制，提高环形DCO在不同温度下的频率稳定性。
ISSCC 2014Session 10Digital Processors28nm CMOS
该论文提出了一款采用28nm工艺的DSP，通过集成片上LDO供电，实现了高性能和能效的平衡，适用于移动应用。采用脉冲锁存器和统计优化技术，在宽工艺、电压和温度范围内保证鲁棒性，并显著降低时钟和数据功耗。
▸采用片上LDO供电DSP，优化高性能与能效的权衡
▸使用脉冲锁存器替代传统主从触发器，降低时钟和数据功耗，并提供更多数据透明性
ISSCC 2013Session 19Wireless
该论文提出了一种用于LTE发射机的Class-A/B功率混合器，旨在降低功耗和面积的同时保持性能。通过创新的电路设计，解决了大信号发射时功耗过高的问题，适用于现代LTE通信系统。
▸提出了一种Class-A/B功率混合器架构，结合了A类和B类放大器的优点，实现了高效率与线性度的平衡。
▸通过优化混合器设计，减少了发射机在LTE大信号模式下的功耗，同时保持了所需的性能指标。
ISSCC 2012Session 9Wireless80nm CMOS
该论文提出了一款在80nm CMOS工艺上实现的全集成多标准硅调谐器，覆盖40MHz至1GHz频率范围。通过采用软件无线电架构，该调谐器能够支持DVB-T、DVB-C、ATSC-A/74、DOCSIS以及模拟电视等多种标准，解决了全球市场对宽频带、多标准兼容性的需求。
▸实现了40MHz至1GHz的宽频带全集成硅调谐器，支持多种电视和电缆调制解调器标准。
▸采用软件无线电架构，通过可编程的模拟前端和本地振荡器设计，在保持低噪声和高线性度的同时适应不同标准。
ISSCC 2012Session 28Power Management40nm CMOS
该论文提出了一种基于奇偶校验的自适应电源电压控制技术，用于40nm CMOS工艺的16位整数单元，通过动态调整电压以补偿工艺、电压和温度变化，实现了13%的功耗降低。解决了超低电压下电路延迟对PVT变化敏感导致需要过大时序余量的问题。
▸提出利用奇偶校验进行错误预测，实现低成本的自适应电压调节，避免了传统冗余电路或时序监测的高开销。
▸在40nm CMOS整数单元中验证了该技术，在保持功能正确的前提下显著降低了功耗。
ISSCC 2010Session 10Power Management65nm CMOS
该论文提出一种完全集成的开关电容DC-DC转换器，采用数字电容调制技术，用于替代低效的LDO，为无线SoC中低于1.2V的低功耗域供电。转换器面积仅0.16mm²，无需外部无源器件，有效提升了系统效率。
▸实现完全片上集成的开关电容转换器，无需外部电感和电容，面积仅0.16mm²。
▸提出数字电容调制（Digital Capacitance Modulation）技术，通过调节开关电容阵列的等效电容值实现高效稳压。
ISSCC 2010Session 10Power Management
该论文提出了一种用于极性发射机的两相开关混合电源调制器，通过结合线性放大器和开关放大器，解决了传统电源调制器在低功率下效率低、开关损耗高的问题，实现了9%的效率提升。
▸提出两相开关混合拓扑结构，结合线性放大器和开关放大器，提高带宽和效率。
▸通过优化开关频率和相位控制，降低开关损耗，实现9%的效率提升。
ISSCC 2009Session 19Analog Circuits0.13µm CMOS
本文提出一种采用前馈纹波消除技术的LDO稳压器，在0.13µm CMOS工艺下实现25mA输出电流，电源抑制比在10MHz内优于-56dB，解决了高频开关DC-DC转换器后LDO纹波抑制不足的问题。
▸提出前馈纹波消除技术，通过前馈路径抵消电源纹波，显著提高高频PSRR。
▸在0.13µm CMOS工艺中实现了高达10MHz的宽频带高电源抑制比，同时保持低 dropout 电压。
ISSCC 2008Session 24Analog Circuits0.35µm CMOS
该论文提出了一种0.9V、0.35微米工艺的自适应偏置CMOS低压差线性稳压器（LDO），通过自适应偏置技术优化静态电流和瞬态响应，解决了便携设备中快速负载变化导致的输出电压跌落问题。
▸提出了自适应偏置电路，根据负载电流动态调整偏置电流，实现低静态功耗和快速瞬态响应的平衡。
▸设计了快速环路响应机制，有效抑制了大规模负载跳变时的电压过冲和下冲。