SAR ADC

本文提出了一种无校准的二阶kT/C噪声整形的NS-SAR ADC，通过多任务积分器（MTI）和环路动力学同时实现量化噪声和kT/C噪声的二阶整形，适用于可穿戴ExG信号采集。结合相关电平移位（CLS）和输入阻抗提升（ZIN boosting）技术，在0.18μm CMOS工艺下实现了98.3dB SNDR、103.6dB DR、3.49μVrms IRN（1kHz带宽）、168MΩ输入阻抗和6.3μW功耗。

本文提出了一种98.5dB SNDR、250kHz带宽的连续时间增量Zoom ADC，采用智能跟踪技术扩展输入跟踪带宽至奈奎斯特频率，并利用浮尾电阻线性化Gm-C积分器实现高线性度和高效率。该设计在28nm CMOS工艺下实现，功耗仅400µW，FoMs达到186.5dB。

本文提出了一种流水线SAR ADC，采用基于电流缓冲器的积分采样器实现电阻输入和高线性度；通过浮空电荷转移器与多比特预转换技术实现线性残差放大并加速第二级转换。该ADC在250MHz奈奎斯特输入下实现了94.5dB SFDR，为200MS/s以上离散时间ADC中最高。

本文提出一种28nm CMOS 500MS/s 12b三阶段流水线SAR ADC，采用三级级联单级浮动残差放大器与虚拟电源扩展技术，提高了效率和线性度。该ADC在240MHz输入下达到63.4dB SNDR和81.0dB SFDR，功耗6.64mW，面积0.011mm²。

本文提出一款14位400MS/s的TDC辅助流水线逐次逼近型ADC，采用线性化轨到轨输入电压-时间转换器（VTC）。通过背景校准引擎校正VTC增益和时域偏移误差，并利用复制偏置环形放大器提升能效和鲁棒性。在28nm工艺下实现了67dB奈奎斯特SNDR、4.6mW功耗，FoMw为6.3fJ/conv-step，FoMs为173.5dB。

该论文提出了一种用于可穿戴/植入式生物医学成像的空间域压缩感知光声成像器，集成了矩阵乘法SAR ADC，实现了实时、长期监测。解决了传统光声成像系统体积大、功耗高、数据量大等问题。

本文提出一款基于16nm FinFET工艺的12GS/s 9位16倍时间交织SAR ADC，通过时间交织架构实现高速模数转换，解决了高速与高能效之间的平衡问题。

该论文提出了一款72GS/s 9位时间交织流水线逐次逼近（Pipeline-SAR）模数转换器（ADC），采用16nm FinFET工艺实现。针对时间交织中带宽失配和隐式失真导致的SFDR和ENOB退化问题，通过校准技术实现了在20GHz和奈奎斯特输入下分别达到55.3dB和49.3dB的SFDR。

本文提出了一种嵌入无源FIR/IIR滤波器的流水线逐次逼近型模数转换器（Pipeline-SAR ADC），旨在替代连续时间ΔΣ调制器（CTDSM）以解决其带宽增大时功耗飙升的问题。该设计通过渐进式转换和浮动电荷技术实现了70dB SNDR、80MHz带宽和172dB FoMS的高性能。

该论文提出一种易于驱动的16MS/s流水线逐次逼近（pipelined-SAR）ADC，采用分裂粗-细输入缓冲器采样方案，有效降低了对输入驱动的要求；同时结合快速鲁棒背景校准技术，解决了传统架构中采样电容大、驱动困难以及残余放大器功耗高等问题。

该论文提出了一种轨到轨三阶噪声整形SAR ADC，集成了连续时间输入缓冲器，解决了高分辨率SAR ADC中CDAC负载大、输入缓冲器驱动压力高和线性度要求苛刻的问题，实现了105.4dB的无杂散动态范围（SFDR）。

该论文提出了一种全动态噪声整形SAR ADC，通过创新的电路设计实现了120dB SNDR和189dB FoMS，在1kHz带宽内解决了传统高精度ADC功耗高、信号带宽受限或校准复杂的问题。

该论文提出了一种13位2MS/s的逐次逼近寄存器型模数转换器（SAR ADC），采用动态电容比较器，实现了2.72fJ/conv的能效。解决了高分辨率SAR ADC中比较器功耗呈指数增长的问题，适用于电池供电应用。

本文提出一种4阶噪声整形SAR ADC，采用动态放大器辅助级联积分器实现高阶噪声整形，在94.3dB SNDR下达到184dB FoMs，适用于音频IoT应用。该设计解决了高阶噪声传递函数、功率效率和PVT鲁棒性之间的权衡问题。

本文提出了一种采用共源共栅电容退化动态放大器和MSB预转换技术的流水线逐次逼近型模数转换器，在50MS/s采样率下实现了182.3dB的FoMs，解决了传统闭环放大器功耗高和开环放大器线性度不足的问题。

本文提出了一种时间交织的管道SAR ADC，通过共享残差积分放大器实现了高能效，解决了传统CTDSM在宽带下设计复杂和传统pipeline功耗高的问题。该ADC在200MHz带宽下达到71dB SNDR，FoMs为173dB。

本文提出了一种采用动态偏置环放大器的12位400MS/s流水线-逐次逼近型ADC，解决了传统环放大器最后一级偏置受失配和PVT变化影响的问题，实现了2.08mW功耗和64.4dB SNDR。

本文提出了一种基于连续时间SAR辅助的检测与跳过（Detect-and-Skip）和开-关相关（Open-then-Close Correl）技术的流水线逐次逼近型ADC。该设计在2mW功耗下实现了70.7dB SNDR和200MS/s采样率，有效解决了高速高精度转换中转换时间与残差放大器速度、功耗之间的矛盾。

该论文提出了一种160×120像素的闪光LiDAR传感器，采用全模拟辅助的像素内直方图时间数字转换器（TDC），基于自参考SAR ADC实现，旨在解决移动设备中实时深度感知的高精度和低功耗问题。

本文提出了一种在3nm GAA工艺中使用0.7V薄栅氧晶体管实现的耐高压自举模拟采样器，解决了该工艺缺乏厚栅氧晶体管而无法直接采样1.2V输入的问题，应用于12-bit SAR ADC。

该论文提出了一种0.5V超低电压、6.14µW功耗的无需修调的单晶体双输出频率参考。通过低能耗的晶体振荡器启动技术和基于逐次逼近的实时时钟校准技术，实现了5.1nJ/120µs的XO启动和8.1nJ/200µs的RTC校准，显著降低了IoT节点的面积和成本。

该论文提出了一种4.8GS/s、7-ENoB的时间交织SAR ADC，采用基于dither的背景时序歪斜校准方法，解决了传统校准方法对输入信号类型有限制的问题。通过bit-distribution-based技术进一步提升了性能。

提出了一种76mW 40GS/s 7位时间交织混合电压/时间域ADC，通过共模输入跟踪技术降低校准复杂度并提高能效，适用于50+Gb/s链路中的DSP均衡和PAM-4调制。

该论文提出了一种面向外周神经系统的束选择性双向神经接口集成电路，采用具有173dB品质因数的噪声整形SAR ADC，实现了1.38pJ/b的高能效数据传输。解决了传统神经接口在选择性刺激和低功耗高精度记录方面的挑战。

本文提出了一种用于可穿戴生物电位读取的1V电源、1.85Vpp输入范围、1kHz带宽的二阶噪声整形SAR ADC，实现了181.9dB的FOMDR和179.4dB的FOMSNDR，解决了传统ADC在低电压下输入范围不足和能效低的问题。

提出了一种单通道10GS/s 8位时间域ADC，采用循环展开异步逐次逼近技术，解决了多比特决策等待时间长的问题，实现了>36.4dB SNDR。

本文提出了一款7位4.5GS/s的4倍时间交织SAR ADC，采用完全片上背景时序偏移校准技术，解决了传统数字校准方法受输入信号限制、收敛时间长和面积大的问题，实现了高能效和鲁棒性。

该论文提出了一种基于环形放大器的流水线时间交织逐次逼近寄存器型模数转换器，通过分裂型MDAC和开关参考去耦电容技术，在1GS/s采样率下实现了10-ENOB精度和10mW功耗，解决了高速高精度ADC功耗过高的问题。

该论文提出了一种2倍交织、9位2.8GS/s、每周期5位的SAR ADC，采用线性化可配置电压-时间（V2T）缓冲器，在3GHz输入下实现>50dB SNDR，解决了多比特SAR ADC中硬件开销大的问题。

本文提出一种单通道70dB-SNDR、100MHz带宽的四阶噪声整形流水线SAR ADC，通过残差放大器误差整形技术解决了传统流水线SAR ADC中残差放大器噪声和非线性限制动态范围的问题，实现了高能效宽带转换。

该论文提出了一种基于量化预测展开的2阶增益误差整形与噪声整形流水线SAR ADC，通过预测第一级量化噪声并利用第二级输出进行误差整形，有效抑制了级间增益误差，实现了25MHz带宽和77.2dB SNDR的高性能。

本文提出了一款12MS/s、91.3dB SNDR、94.1dB DR的两步逐次逼近寄存器（SAR）模数转换器（ADC），通过集成的输入缓冲器和预测电平移位技术解决了高分辨率离散时间奈奎斯特ADC驱动困难的问题，实现了轨到轨输入范围和高能效。

本文提出了一款24位2MS/s的SAR ADC，采用180nm CMOS工艺，实现了0.03ppm的积分非线性（INL）和106.3dB的动态范围（DR），解决了低至中速高精度数据采集应用的需求。该ADC具有均匀的噪声谱密度，适用于Nyquist-rate和过采样信号处理。

该论文提出了一种0.97mW、260MS/s、12位流水线SAR ADC，采用基于环形TDC的细量化器实现PVT鲁棒的自动跨域缩放。解决了传统残差放大器功耗大、线性度要求高和PVT敏感的问题。

提出了一种0.004mm² 200MS/s的流水线SAR ADC，通过kT/C噪声消除技术大幅减小第一级采样电容，同时设计PVT鲁棒的环形放大器，在降低功耗和面积的同时实现高速高精度转换。

本文提出了一种采用分布式平均相关电平移位（DACLS）环形放大器的14位130MS/s流水线逐次逼近型模数转换器，通过降低增益误差和减小输出负载来提升分辨率和带宽，同时实现了低功耗设计。

本文提出了一种在14nm工艺下实现的8位10GS/s两步时域ADC，通过延迟跟踪流水线SAR TDC技术实现了500fs的时间步长，解决了高速应用中传统电压域时间交织SAR ADC面积和功耗效率低的问题。

本文提出了一种在22nm FDSOI工艺下实现的时间交织无源噪声整形SAR ADC，支持80MHz带宽和640MS/s采样率。解决了Wi-Fi 6E应用中对高带宽、高动态范围ADC的需求，通过时间交织和无源噪声整形技术实现了低功耗高性能。

本文提出一种电容阵列辅助级联电荷注入SAR ADC (c-ciSAR)，解决IoT传感器对低功耗高精度ADC的需求，实现了17b标称分辨率和14.14位ENOB，同时达到184.9dB的FoM。

本文提出一种用于量子计算的低温CMOS SAR ADC，在40nm CMOS工艺下实现1GS/s采样率和6-8位可配置分辨率，每量子位功耗仅0.5mW。该ADC解决了大规模量子计算系统中室温电子学连接线过多的瓶颈，通过低温集成实现低功耗高速读取。

本文提出一种13.5位有效位数的二阶噪声整形SAR ADC，采用PVT鲁棒的闭环动态放大器实现残差积分，兼顾了传统闭环OTA的鲁棒性和动态放大器的能效优势。该设计在低功耗下实现了高分辨率，并解决了PVT变化下性能退化的难题。

该论文提出了一种4阶级联噪声整形SAR ADC，通过级联结构实现高阶噪声整形，无需复杂有源电路，解决了传统Sigma-Delta ADC依赖运放导致的工艺缩放困难和能效问题。该ADC在100kHz带宽内实现了88dB的SNDR，适用于音频和传感器等亚MHz带宽应用。

本文提出了一种112Gb/s PAM-4长距离有线收发器，采用36路时间交织SAR-ADC和基于反相器的接收模拟前端，解决了数据中心和通信应用中高速长距离传输的挑战。

该论文提出了一种用于个性化脑植入设备的神经形态无乘法器位串行权重存储器优化的1024树脑状态分类器与神经调节SoC，旨在实现高能效的脑状态实时分类以优化神经调控时机，解决癫痫发作前精准干预的问题。

该论文提出了一种带有kT/C噪声消除技术的13位40MS/s SAR ADC，通过集成噪声消除电路显著减小了采样电容，解决了传统大电容导致的输入驱动和参考缓冲器设计难题。

本文提出了一种加权平均相关电平移位（WACLS）技术，用于流水线SAR ADC，无需校准即可理论上消除有限运放增益误差，并采用速度增强方案克服速度下降问题。实现了71.7dB SNDR、100MS/s采样率、0.7mW功耗的高能效性能。

该论文提出了一种4路交织、10GS/s采样率、8位分辨率的时域ADC。通过16倍插值级间增益技术，在18GHz输入频率下实现了>37.5dB的SNDR，解决了高速ADC的大输入电容和带宽限制问题。

该论文提出一种用于运动触发式物联网图像传感器的电容阵列辅助电荷注入SAR ADC，通过运动检测触发全阵列捕获以降低功耗，同时实现了低噪声和高能效。

本文提出了一种采用双死区环形放大器的两步逐次逼近型模数转换器，在10mW功耗下实现了16位分辨率、15MS/s采样率和95dB动态范围，解决了传统两步SAR ADC中残差放大器性能受限的问题。

该论文提出了一种0.6V供电的13位20MS/s两步TDC辅助SAR ADC，通过将残差电压量化从电压域转换到时间域，解决了低压下头空间不足的问题。同时引入了PVT跟踪和速度增强技术，提升了电路鲁棒性和转换速度。