ISSCC 2023Session 10Data Converters
本文提出了一种1.8GHz 12位预采样流水线ADC，通过参考缓冲器和运算放大器功耗松弛技术，在保持高速采样的同时降低了功耗。该设计旨在解决直接射频采样中ADC对SNDR和速度的严苛要求，以及时间交织ADC的校准复杂度和能效问题。
▸采用预采样技术减少采样保持电路对运算放大器的压力，从而允许放大器功耗松弛。
▸通过参考缓冲器优化设计，降低参考电压建立时间与噪声，提升整体线性度。
ISSCC 2022Session 25Data Converters
该论文提出了一种低过采样率（OSR<8）的四阶噪声整形逐次逼近寄存器（NS-SAR）模数转换器，通过浮空反相放大器（FIA）辅助的EF-CRFF结构实现高阶噪声整形，并采用噪声抑制的推挽缓冲器来提升功耗效率，最终实现了84dB SNDR的高分辨率。
▸提出FIA辅助的EF-CRFF结构，在低功耗硬件下实现了四阶优化噪声整形，克服了低OSR下高阶NS的稳定性与功耗折衷。
▸采用噪声抑制的推挽缓冲器，降低了缓冲器引入的噪声，进一步提升了整体信噪比和能效。
ISSCC 2022Session 25Data Converters28nm CMOS
这篇论文提出了一款采用28nm CMOS工艺的6GHz采样率、2比特连续时间ΔΣ ADC。通过数字DAC误差校正技术，实现了-101dBc的总谐波失真（THD）和120MHz带宽，解决了宽带高线性度ADC的设计挑战。
▸采用2比特连续时间ΔΣ调制器架构，在保持高线性度的同时实现宽带信号处理。
▸提出数字DAC误差校正技术，有效补偿DAC非线性，显著降低失真。
ISSCC 2022Session 25Data Converters
University of Technology, Delft, The Netherlands 1 2 In the pursuit of ever larger bandwidths, in recent years GHz-rate continuous-time (CT) oversampled ADCs have been reported in literature that achi
ISSCC 2022Session 25Data Converters180nm CMOS
本文提出了一种采用单端环形放大器积分器的单环ΔΣ调制音频ADC，在180nm工艺下实现了0.0375mm²的小面积和203.5µW的低功耗，动态范围达到108.8dB。通过伪伪差分架构有效消除了闪烁噪声，适用于电池供电的消费电子设备。
▸首次在单环ΔΣ调制器中采用单端环形放大器积分器，在保持高能效的同时显著减小芯片面积。
▸利用伪伪差分（PPD）架构实现闪烁噪声消除，无需传统斩波稳定技术，简化了电路设计。
ISSCC 2022Session 25Data Converters
A 2.87µW 1kHz-BW 94.0dB-SNDR 2-0 MASH ADC using FIA with Dynamic-Body-Biasing Assisted CLS Technique
该论文提出了一种采用浮置反相放大器（FIA）和动态体偏置辅助的相关电平转换（CLS）技术的2-0 MASH模数转换器（ADC），在1kHz带宽内实现了94.0dB的SNDR，功耗仅2.87µW。该设计解决了传统MASH结构中因积分器增益不足导致的量化噪声泄漏问题，实现了高精度低功耗的噪声整形。
▸提出结合浮置反相放大器（FIA）与动态体偏置技术，在不增加功耗的前提下提升积分器增益，有效抑制量化噪声泄漏。
▸采用动态体偏置辅助的相关电平转换（CLS）技术，进一步改善MASH ADC的线性度和噪声性能。
ISSCC 2022Session 25Data Converters
本文提出了一种基于VCO的3阶噪声整形ADC，采用伪虚拟地前馈线性化技术，在低功耗下实现了高精度。该设计解决了传统ΔΣ ADC在先进工艺节点中高性能放大器设计困难的问题，适用于物联网和分布式传感器节点。
▸提出了伪虚拟地前馈线性化技术，在不增加功耗的情况下显著提高了VCO-based ADC的线性度，实现了92.1dB的SNDR。
▸实现了三阶噪声整形，在4.4µW超低功耗和2.5kHz带宽下达到高精度，适合边缘计算和IoT应用。
ISSCC 2022Session 10Data Converters
本文提出一种Zoom-增量计数混合型ADC，在0.014mm²的小面积内实现了103dB SNDR和100dB全摆幅共模抑制比，解决了传统高分辨率ADC面积过大的问题，适用于IoT和智能传感应用。
▸提出Zoom-增量计数混合架构，结合Zoom ADC的高分辨率优势和增量计数ADC的小面积优势。
▸通过创新电路设计实现103dB SNDR的同时将面积缩小至0.014mm²，并达到100dB全摆幅CMRR。
ISSCC 2022Session 10Data Converters
本文提出一种基于自定时动态放大器的增量Zoom ADC，在4.96µW功耗下实现15位分辨率，无需过采样时钟，适用于智能传感器和事件驱动IoT设备。该设计通过自定时架构在转换完成后自动断电，从而能效适应宽范围转换速率。
▸提出自定时架构，消除对过采样时钟的需求，类似自定时SAR ADC的能效优点。
▸采用动态放大器实现高能效，结合增量Zoom结构在低功耗下获得高精度。
ISSCC 2022Session 10Data Converters180nm CMOS
本文提出了一款24位2MS/s的SAR ADC，采用180nm CMOS工艺，实现了0.03ppm的积分非线性（INL）和106.3dB的动态范围（DR），解决了低至中速高精度数据采集应用的需求。该ADC具有均匀的噪声谱密度，适用于Nyquist-rate和过采样信号处理。
▸实现了24位精度下极低的0.03ppm INL，突破传统SAR ADC的非线性限制。
▸通过均匀噪声谱密度设计，使品质因数FoM独立于所选带宽，适用于多种应用场景。
ISSCC 2022Session 10Data Converters
该论文提出了一种0.97mW、260MS/s、12位流水线SAR ADC，采用基于环形TDC的细量化器实现PVT鲁棒的自动跨域缩放。解决了传统残差放大器功耗大、线性度要求高和PVT敏感的问题。
▸使用环形TDC代替传统电压域细量化器，实现跨域缩放，降低功耗并提高PVT鲁棒性。
▸提出自动跨域缩放技术，无需额外校准即可适应PVT变化。
ISSCC 2022Session 10Data Converters
提出了一种0.004mm² 200MS/s的流水线SAR ADC，通过kT/C噪声消除技术大幅减小第一级采样电容，同时设计PVT鲁棒的环形放大器，在降低功耗和面积的同时实现高速高精度转换。
▸提出kT/C噪声消除技术，允许使用远小于传统方案的采样电容，从而降低ADC驱动器和参考缓冲器的设计复杂度与功耗。
▸设计了一种对工艺、电压、温度变化具有鲁棒性的环形放大器(Ring-Amp)，在低功耗下实现高速残余放大。
ISSCC 2022Session 10Data Converters
本文提出了一种采用分布式平均相关电平移位（DACLS）环形放大器的14位130MS/s流水线逐次逼近型模数转换器，通过降低增益误差和减小输出负载来提升分辨率和带宽，同时实现了低功耗设计。
▸提出分布式平均相关电平移位（DACLS）环形放大器，有效降低增益误差，提高ADC分辨率。
▸通过最小化环形放大器输出负载，扩展了ADC带宽，优于现有技术。
ISSCC 2022Session 10Data Converters14nm CMOS
本文提出了一种在14nm工艺下实现的8位10GS/s两步时域ADC，通过延迟跟踪流水线SAR TDC技术实现了500fs的时间步长，解决了高速应用中传统电压域时间交织SAR ADC面积和功耗效率低的问题。
▸采用延迟跟踪流水线SAR TDC结构，实现两步时域量化，有效降低了时间步长至500fs。
▸通过两步时域转换替代传统电压域时间交织，显著减小了芯片面积（2850μm²）和功耗（25fJ/转换步）。
ISSCC 2021Session 27Data Converters
该论文提出了一种结合N-path滤波与噪声整形SAR的带通ΔΣ ADC，实现了79dB SNDR和167dB FoM。通过采用顶板采样、断开CDAC与非线性输入电容的开关以及浮动逆变放大器拓扑，解决了线性度、功耗和共模反馈问题。
▸采用顶板采样并使用两个开关断开CDAC与比较器和动态放大器的非线性输入电容，提高了线性度。
▸采用浮动逆变放大器（FIA）动态放大器拓扑，实现2倍电流复用，无需共模反馈电路，保持恒定性能。
ISSCC 2021Session 27Data Converters
本文提出了一种具有固有增益误差容忍度的噪声整形SAR辅助流水线ADC，通过背景失调校准技术抑制动态功率放大器的增益误差，实现了25MHz带宽和75dB SNDR。该设计避免了传统闭环动态放大器高速困难、数字放大器需低噪声比较器等缺点。
▸提出一种固有增益误差容忍的噪声整形SAR辅助流水线架构，无需显式增益误差校准。
▸集成背景失调校准技术，有效抑制动态放大器的失调影响，提升线性度。
ISSCC 2021Session 27Data Converters22nm FDSOI
本文提出了一种在22nm FDSOI工艺下实现的时间交织无源噪声整形SAR ADC，支持80MHz带宽和640MS/s采样率。解决了Wi-Fi 6E应用中对高带宽、高动态范围ADC的需求，通过时间交织和无源噪声整形技术实现了低功耗高性能。
▸采用时间交织架构结合无源噪声整形技术，在640MS/s高采样率下实现80MHz带宽。
▸基于22nm FDSOI工艺，利用无源滤波器实现噪声整形，降低功耗并保持高线性度。
ISSCC 2021Session 27Data Converters
本文提出了一种0.4-40MS/s、75.7dB SNDR的全动态事件驱动流水线ADC，采用3级级联浮空逆变器放大器取代传统静态OTA，解决了传统流水线ADC功耗随采样率缩放性差以及OTA唤醒耗时长的问题，实现了宽范围可扩展的高效高精度转换。
▸提出全动态事件驱动流水线架构，无需静态偏置和CMFB稳定时间，功耗与采样率自动线性缩放。
▸采用3级级联浮空逆变器放大器，实现高增益和高效率的残余放大。
ISSCC 2021Session 27Data Converters
该论文提出了一种基于单放大器EF-CIFF结构的3阶噪声整形SAR ADC，通过全动态硬件复用技术实现了高能效和高分辨率。解决了高阶噪声整形带来的功耗和面积开销问题，在0.4pF输入电容下达到了13.8-ENOB的性能。
▸提出单放大器EF-CIFF结构，实现3阶噪声整形，显著降低硬件开销和功耗。
▸采用全动态硬件复用技术，进一步优化能效和面积效率。
ISSCC 2021Session 27Data Converters
本文提出一种电容阵列辅助级联电荷注入SAR ADC (c-ciSAR)，解决IoT传感器对低功耗高精度ADC的需求，实现了17b标称分辨率和14.14位ENOB，同时达到184.9dB的FoM。
▸采用电容阵列辅助级联电荷注入结构，在不显著增加功耗的前提下同时处理分辨率、失配和噪声限制。
▸通过级联电荷注入技术提升分辨率，实现高精度采样且保持高能效。
ISSCC 2021Session 27Data Converters
该论文提出了一种采用电容堆叠和动态缓冲技术的四阶噪声整形逐次逼近寄存器（SAR）模数转换器（ADC），实现了250kHz带宽和93dB SNDR，有效解决了传统噪声整形SAR中放大器功耗高、噪声大的问题。
▸提出电容堆叠技术，在不增加额外电容面积的情况下实现高阶噪声整形，降低了功耗和噪声。
▸采用动态缓冲技术替代传统高增益放大器，进一步减少功耗并提高能效。
ISSCC 2021Session 10Data Converters
该论文提出了一种64GS/s 4倍插值1位半数字FIR DAC，用于射频采样ADC的宽带校准和内置自测试。它解决了在先进数字CMOS工艺中集成复杂DSP与射频前端以实现软件定义基站无线电时，对高效紧凑数据转换器的需求。
▸采用4倍插值和1位半数字FIR DAC架构，实现了64GS/s的高速转换速率。
▸将DAC设计用于宽带校准和内置自测试（BIST），提升了射频采样ADC系统的自校准能力。
ISSCC 2021Session 10Data Converters
提出一种12位16GS/s的RF采样电容式DAC，用于多波段软件无线电基站，旨在替代传统需大量校准的电流舵架构，实现高线性、紧凑和高效能。通过片上传输线设计解决了高速接口问题。
▸采用电容式DAC架构替代传统电流舵，减少了对校准的依赖，降低了复杂度。
▸实现了16GS/s的超高采样率与12位分辨率，适用于多波段软无线电基站的大带宽需求。
ISSCC 2021Session 10Data Converters
提出一种12位600MS/s的流水线SAR与2倍交织增量Delta-Sigma混合架构ADC，采用源跟随器实现残差传输，解决了高速高精度转换中的时序与噪声问题。通过自适应速度控制时钟生成方案，结合同步与异步优点，利用背景频率校准产生固定占空比和持续时间的内时钟，确保DAC建立时间，提升了PVT鲁棒性。
▸提出自适应速度控制时钟生成方案，通过背景频率校准产生固定50%占空比和固定持续周期的内部操作时钟，兼顾同步与异步模式的优点，提高PVT稳定性。
▸采用源跟随器实现残差电压的高线性传输，降低功耗并简化残差放大器设计，适用于流水线SAR与增量Delta-Sigma的混合架构。
ISSCC 2021Session 10Data Converters
提出一种4阶连续时间Delta-Sigma调制器，仅使用一个运算跨导放大器（OTA）和2阶噪声整形逐次逼近寄存器（NS-SAR）量化器，实现了3.7mW功耗、12.5MHz带宽和81dB SNDR。解决了传统多OTA CTDSM设计复杂、功耗高和稳定性差的问题。
▸采用单个OTA结合2阶无源NS-SAR量化器，实现4阶噪声整形，大幅降低功耗和设计复杂度。
▸通过无源离散时间噪声整形技术减少OTA数量，避免多个OTA引入的相位延迟和稳定性问题。
ISSCC 2021Session 10Data Converters
本论文提出一种带宽100MHz、SNDR 68dB的无调谐混合环路线性调制器（DSM），采用交错带通噪声整形SAR量化器。解决了传统连续时间DSM因RC时间常数漂移需要数字调谐、对DAC ISI和抖动敏感等问题，实现了宽带高动态范围且无需调谐。
▸提出混合环路DSM架构，结合连续时间和离散时间优点，避免RC时间常数漂移，无需数字调谐。
▸采用交错带通噪声整形SAR量化器，实现宽带（100MHz）高SNDR（68dB）的同时降低对DAC非理想性的敏感度。
ISSCC 2021Session 10Data Converters
本文提出了一种低功耗连续时间ΔΣ调制器，采用斩波交流耦合OTA堆叠和FIR DAC技术，实现了139µW功耗、104.8dB动态范围和24kHz带宽，同时有效抑制了比较器非理想性。
▸采用斩波交流耦合OTA堆叠结构，在无尾电流源情况下实现高共模抑制比，降低功耗。
▸引入FIR DAC技术，有效缓解比较器非理想性对性能的影响。
ISSCC 2021Session 10Data Converters
本文提出了一种采用三电平电流舵DAC的连续时间ΔΣ音频ADC，通过门漏电流补偿技术实现了低功耗高性能。该ADC在116µW功耗下达到了104.4dB动态范围和100.6dB SNDR，解决了传统电阻DAC需要额外参考发生器且限制峰值SNDR的问题。
▸采用三电平电流舵DAC取代传统电阻DAC，利用其固有高PSRR特性简化参考电路设计并降低功耗和面积。
▸引入门漏电流补偿技术，有效解决了先进工艺下DAC输出级的静态误差，保证了高精度线性度。
ISSCC 2020Session 9Data Converters
本文提出了一款车规级4通道ΔΣ ADC，用于汽车娱乐系统的低成本可重构音频接口。该ADC支持多种音频采样率，在性能、面积、功耗和外部元件数量上具有竞争力，解决了多标准音频接口需求增加带来的成本压力问题。
▸采用4通道ΔΣ架构实现低成本、高集成度的音频接口，支持44.1/48/96/192kHz多种采样率。
▸在保持车规级可靠性的同时，通过优化面积和功耗，减少了外部元件数量，降低了系统成本。
ISSCC 2020Session 9Data Converters28nm CMOS
该论文提出了一种应用于连续时间2-2 MASH ΔΣ ADC的背景多速率LMS校准电路，旨在解决实际产品中ADC因输入过大和PVT变化导致的稳定性问题，并实现了15MHz带宽和74dB动态范围。
▸提出背景多速率LMS校准技术，在不中断ADC正常运行的情况下校准MASH结构中的级间不匹配和电路非理想性。
▸采用多速率处理，降低校准电路的数字复杂度，同时保持校准精度和收敛速度。
ISSCC 2020Session 9Data Converters
本文提出了一种部分交织SAR辅助噪声整形流水线ADC，通过背景级间偏移校准技术，在2.56mW功耗下实现了40MHz带宽和75dB SNDR，解决了现有NS-SAR混合架构在带宽和分辨率之间的权衡问题。
▸提出部分交织SAR辅助NS流水线架构，结合噪声整形与流水线技术，提高了带宽和分辨率。
▸采用背景级间偏移校准，无需额外功耗即可校正偏移误差，提升线性度。
ISSCC 2020Session 9Data Converters
本文提出一种13.5位有效位数的二阶噪声整形SAR ADC，采用PVT鲁棒的闭环动态放大器实现残差积分，兼顾了传统闭环OTA的鲁棒性和动态放大器的能效优势。该设计在低功耗下实现了高分辨率，并解决了PVT变化下性能退化的难题。
▸提出PVT鲁棒的闭环动态放大器，结合闭环OTA的稳定性和动态放大器的低功耗特性，实现残差积分。
▸采用二阶噪声整形技术，在SAR ADC中实现高分辨率，同时保持能效优势。
ISSCC 2020Session 9Data Converters
该论文提出了一种4阶级联噪声整形SAR ADC，通过级联结构实现高阶噪声整形，无需复杂有源电路，解决了传统Sigma-Delta ADC依赖运放导致的工艺缩放困难和能效问题。该ADC在100kHz带宽内实现了88dB的SNDR，适用于音频和传感器等亚MHz带宽应用。
▸提出4阶级联噪声整形结构，实现高阶噪声整形的同时保持电路简洁和能效优势。
▸采用无源或简单有源积分器级联，避免传统高阶ΣΔ调制器中多运放的复杂性和功耗。
ISSCC 2020Session 9Data Converters
该论文提出了一种具有4倍无源增益和二阶失配误差整形的噪声整形逐次逼近寄存器（SAR）模数转换器（ADC），解决了无源环路滤波器无法提供增益导致的噪声抑制有限问题，实现了40kHz带宽、90dB SNDR的高分辨率。
▸通过无源增益技术实现4倍电压增益，有效抑制比较器噪声和kT/C噪声。
▸采用二阶失配误差整形技术，降低电容失配影响，提升线性度。
ISSCC 2020Session 9Data Convertersnull
该论文提出了一种用于音频应用的高能效连续时间ΔΣ调制器，通过在第一积分器中使用斩波负电阻和三电平FIR DAC，实现了134µW功耗、24kHz带宽和103.5dB动态范围，解决了传统CTDSM在低功耗下线性度和能效不足的问题。
▸提出斩波负电阻技术，补偿有源RC积分器的非理想性，提高线性度并降低功耗。
▸采用三电平FIR DAC，减少带内噪声和失真，进一步提升能效。
ISSCC 2020Session 9Data Converters
are widely used in various applications, such as photoplethysmography (PPG) recording by biomedical sensors and molecular-concentration detection by electrochemical sensors. They usually require a low
ISSCC 2020Session 16Data Converters
该论文提出了一种基于单相位域电平交叉和嵌入技术的噪声整形非均匀采样ADC，旨在解决传统连续时间ΔΣ调制器在高带宽需求下所需高采样率、高线性度及环路延迟补偿的挑战。通过非均匀采样和噪声整形技术，实现了40MHz带宽、76.2dB SNDR和78.0dB DR的卓越性能。
▸采用单相位域电平交叉方法实现非均匀采样，避免传统多比较器或复杂时钟方案，降低功耗和复杂度。
▸结合噪声整形技术与嵌入技术（如嵌入式量化器或反馈），在不增加过多过采样率的情况下提升有效分辨率和动态范围。
ISSCC 2020Session 16Data Converters28nm CMOS
该论文提出了一种基于VCO的连续时间流水线ADC，具有800MHz带宽和固有的抗混叠特性，并集成了片上数字重建滤波器，解决了宽带无线通信系统中高带宽、高线性度ADC的设计难题。
▸提出VCO-based连续时间流水线架构，利用VCO的相位域量化实现高带宽和抗混叠。
▸集成片上数字重建滤波器，无需外部抗混叠滤波器，降低系统复杂度。
ISSCC 2020Session 16Data Converters
该论文提出了一种带有kT/C噪声消除技术的13位40MS/s SAR ADC，通过集成噪声消除电路显著减小了采样电容，解决了传统大电容导致的输入驱动和参考缓冲器设计难题。
▸提出kT/C噪声消除技术，允许使用极小采样电容，从而大幅减小芯片面积和驱动负载
▸在0.005mm2的小面积下实现了13位40MS/s的高性能SAR ADC，突破了面积与精度之间的权衡
ISSCC 2020Session 16Data Converters
本文提出了一种加权平均相关电平移位（WACLS）技术，用于流水线SAR ADC，无需校准即可理论上消除有限运放增益误差，并采用速度增强方案克服速度下降问题。实现了71.7dB SNDR、100MS/s采样率、0.7mW功耗的高能效性能。
▸提出加权平均相关电平移位（WACLS）技术，无需校准即可消除流水线SAR ADC中有限运放增益误差。
▸采用速度增强方案，克服了WACLS技术可能带来的速度下降问题。
ISSCC 2020Session 16Data Converters未知（未明确给出，推测为先进CMOS工艺）
本文提出了一种单通道3.3GS/s、6位全动态流水线ADC，通过后放大残差生成技术实现了低功耗（5.5mW）和高速转换，解决了传统闪存ADC在高分辨率下面积和能效低下的问题。采用全动态电路避免了静态功耗，适用于ADC-based串行链路和5G接收机。
▸提出全动态流水线架构，消除了静态偏置电流，显著降低功耗。
▸采用后放大残差生成技术，在不增加额外比较器的情况下提升转换速度。
ISSCC 2020Session 16Data Converters
该论文提出了一种4路交织、10GS/s采样率、8位分辨率的时域ADC。通过16倍插值级间增益技术，在18GHz输入频率下实现了>37.5dB的SNDR，解决了高速ADC的大输入电容和带宽限制问题。
▸提出4路交织与16倍插值结合的时域ADC架构，有效提升转换速率和带宽。
▸采用插值级间增益技术，在不增加额外功耗的情况下改善ADC的线性度和高频性能。
ISSCC 2020Session 16Data Converters
本文提出了一款12位18GS/s的射频采样ADC，集成了宽带跟踪保持放大器和后台校准技术，解决了高速时间交织ADC中因子ADC数量增加导致的带宽降低、失配杂散和功耗增大的问题。
▸集成宽带跟踪保持放大器，支持18GS/s的直接射频采样，减少输入电容并提高带宽。
▸采用后台校准技术，校正时间交织ADC的采样时刻和带宽失配，降低交织杂散。
ISSCC 2019Session 3Data Converters28nm CMOS
本文提出了一种采用双死区环形放大器的两步逐次逼近型模数转换器，在10mW功耗下实现了16位分辨率、15MS/s采样率和95dB动态范围，解决了传统两步SAR ADC中残差放大器性能受限的问题。
▸提出双死区环形放大器，通过两个死区区域优化放大器的稳定性和效率，显著降低功耗并提高线性度。
▸采用两步SAR架构结合环形放大器，在低功耗下实现高分辨率和高动态范围。
ISSCC 2019Session 3Data Converters16nm
本文提出了一种6-600MS/s的全动态环形放大器流水线ADC，采用异步事件驱动时钟方案以解决深层流水线中时钟树分布网络带来的寄生、失配和时序偏差问题。通过全动态环形放大器降低功耗，并利用异步时钟简化时序设计，提高了速度与可靠性。
▸提出异步事件驱动时钟方案，免去传统时钟树中复杂的非重叠和因果时序裕度设计，降低功耗和抖动。
▸采用全动态环形放大器作为残差放大器，改善传统流水线中放大器功耗瓶颈问题。
ISSCC 2019Session 3Data Converters
该论文提出了一种0.6V供电的13位20MS/s两步TDC辅助SAR ADC，通过将残差电压量化从电压域转换到时间域，解决了低压下头空间不足的问题。同时引入了PVT跟踪和速度增强技术，提升了电路鲁棒性和转换速度。
▸采用两步TDC辅助结构，利用电压-时间转换器（VTC）和TDC作为后端量化残差电压，避免了传统电压域残差放大在低压下的头空间限制。
▸引入PVT跟踪技术，使ADC能自适应工艺、电压和温度变化，保持性能稳定。
ISSCC 2019Session 3Data Converters
该论文提出了一种连续时间流水线SAR ADC，采用两级结构：第一级为1位连续时间SAR，第二级为离散时间SAR，通过动态放大器替代静态闭环放大器以降低功耗。实现了0.01mm²面积、25μW功耗、2MS/s采样率下74dB SNDR，输入电容仅120fF，解决了高精度低功耗小面积ADC的设计难题。
▸提出连续时间流水线SAR架构，第一级CT-SAR仅1位，使残差电压很小，从而允许使用低功耗动态放大器代替传统静态放大器。
▸采用自定时动态放大器，在固定放大时间后采样，结合两级流水线操作，实现高能效和高精度。
ISSCC 2019Session 3Data Converters28nm CMOS
该论文提出了一种28nm CMOS的12位5GS/s无源采样8倍交织混合模数转换器(ADC)，通过去除功耗大的前端缓冲器，实现了9.4 ENOB和158.6mW的低功耗，FoM_S达160.5dB，适用于5G通信系统。
▸采用无源采样前端，无需传统有源缓冲器，大幅降低功耗
▸实现8倍时间交织的混合ADC架构（结合SAR和流水线），在5GS/s下达到12位精度
ISSCC 2019Session 3Data Converters
该论文提出了一种单通道SAR辅助流水线ADC，通过在流水线放大器中使用温度补偿的动态Gm-R结构，在1GS/s采样率下实现60dB SNDR，功耗仅7.6mW，解决了传统SAR架构在高分辨率高速度下受限于亚稳态的问题。
▸采用单通道SAR辅助流水线架构，避免时间交织多通道带来的抖动和输入电容问题，实现高速高精度。
▸提出温度补偿的动态Gm-R放大器，改善跨导随温度变化的稳定性，提升ADC整体性能。
ISSCC 2019Session 3Data Converters16nm
本文提出了一种基于环形放大器（ringamp）的3.2GS/s 10 ENOB ADC，采用36个环形放大器实现高带宽和高线性度，功耗仅61.3mW，解决了传统残差放大器在高带宽和线性度设计上的瓶颈。
▸首次在高速ADC中大规模使用环形放大器（36个），实现高带宽和线性度。
▸通过背景失真监测技术，在不影响正常工作的前提下实时优化线性度。