子分类 · Data Converters

Delta-Sigma ADC

121 篇相关 JSSC 论文

JSSC 2025第3期Data ConvertersSAR ADCDelta-Sigma ADC
A 20-μs Turn-On Time 24-kHz Resolution 15100-MHz Digitally Programmable Temperat
一种基于快速锁定频率锁定环(FLL)和Δ-Σ分数分频器(FDIVs)的时钟发生器，具有20微秒启动时间和24kHz分辨率。
1.5–100 MHz可编程输出频率, 24kHz分辨率, 140ps峰峰值周期抖动, 6.8ppm/°C温漂
JSSC 2025第8期MemoryDelta-Sigma ADCSRAM
A 22 nm Delta Sigma Computing In Memory SRAM Macro With Near Zero Mean Outputs
22nm工艺下实现近零均值输出的Delta Sigma计算内存SRAM宏
22nm CMOS, 未提供电压及速度
JSSC 2025第12期Data ConvertersDelta-Sigma ADCPLL
A Low-Jitter Fractional- N Digital PLL Using a Quantization-Error-Compensating B
提出一种采用量化误差补偿技术的低抖动分数-N数字锁相环
40nm CMOS, 14.4mW, 64fs rms抖动, -62.8dBc杂散
JSSC 2025第12期RF & WirelessDelta-Sigma ADCNeural Network Accelerator
CORDIC-Less Digital Polar Transmitter Architecture Based on Delta-Sigma Modulato
提出一种基于Delta-Sigma调制器的无CORDIC数字极坐标发射机架构，提升功率效率和线性度。
65nm CMOS, 33.5%峰值功率附加效率, 24.2-dBm输出功率, 50-MSymbol/s 256-QAM
JSSC 2024第3期Data ConvertersSAR ADCDelta-Sigma ADC
An ELDC-Free 4th-Order CT SDM Facilitated by 2nd-Order NS CT-SAR and AC-Coupled
提出一种无额外环路延迟补偿的20MHz带宽四阶连续时间ΣΔ调制器，采用二阶噪声整形CT-SAR ADC技术。
28nm CMOS, 1.5-1V, 750MHz采样频率, 20MHz带宽, 75.5dB SNDR, 2.78mW功耗
JSSC 2024第4期Data ConvertersDelta-Sigma ADC
A Highly Digital 1432-dB DR Sub-1 Phase Error Impedance Monitoring IC With Puls
一款高动态范围、低相位误差的数字阻抗监测芯片
143.2 dB动态范围, 0.675°相位误差, 310.9 µW功耗, 1.2V供电
JSSC 2024第4期Data ConvertersSAR ADCDelta-Sigma ADC
An Anti-Aliasing-Filter-Assisted 3rd-Order VCO-Based CTDSM With NS-SAR Quantizer
提出一种结合VCO-CTDSM与NS-SAR量化器的混合架构，通过AAF实现高阶噪声传递函数。
28nm CMOS, 1-MHz带宽, 100 MS/s, 1.62 mW功耗
JSSC 2023第3期Data ConvertersSAR ADCDelta-Sigma ADC
A 20--s Turn-On Time- 24-kHz Resolution- 15-100-MHz Digitally Programmable Tempe
提出一种基于快速锁定频率锁定环和Δ-Σ分数分频器的可编程温度不敏感时钟发生器
1.5–100 MHz可编程频率范围, 24-kHz分辨率, 140-ps峰峰值周期抖动, 6.8-ppm/°C温度不敏感性
JSSC 2023第4期OtherSAR ADCDelta-Sigma ADC
An 816 dB SNDR 15625 MHz BW Third-Order CT SDM With a True Time-Interleaving Noi
本文提出了一种时间交织架构，解决了连续时间ΣΔ调制器中噪声整形SAR量化器的速度-分辨率瓶颈问题。
28nm CMOS, 6.4mW功耗, 0.072mm²面积, 15.625MHz带宽, 81.6dB SNDR
JSSC 2023第6期Data ConvertersDelta-Sigma ADC
A 12-V 287- μW 940-dB SNDR Discrete-Time 2-0 MASH Delta-Sigma ADC Lingxin Meng Y
一种低功耗高精度的12V 2.87μW 94.0dB SNDR离散时间2-0 MASH ΔΣ ADC
55nm CMOS, 12V, 2.87μW功耗, 94.0dB SNDR, 96.9dB动态范围, 1kHz带宽, OSR=125
JSSC 2023第9期Data ConvertersDelta-Sigma ADC
A 372 µW 10 kHz-BW 1092 dB-SNDR Nested Delta-Sigma Modulator Using Hysteresis-Co
提出一种嵌套式Delta-Sigma调制器结构，通过混合模拟数字设计实现高能效和低失真。
372 µW, 10 kHz带宽, 109.2 dB SNDR, 183.5 dB FoM S
JSSC 2023第10期Data ConvertersDelta-Sigma ADC
A Multistep Multistage Fifth-Order Incremental Delta Sigma Analog-to-Digital Con
提出一种多级多步第五阶增量型ΔΣ模数转换器，实现高精度低延迟的传感器信号转换。
180nm CMOS, 1.8V, 20kHz带宽, 358.4µW功耗, 91dB DR, 89.1dB SNDR, 107.5dB SFDR
JSSC 2022第3期Data ConvertersDelta-Sigma ADCTDC
A 32-GHz 405 fs rms Jitter 2372d BF o MJIT Ring-Based Fractional-N Synthesizer A
提出了一种基于环形振荡器的低抖动数字分数-N频率合成器，采用频率倍增器和优化TDC等技术。
3.2-GHz输出时钟，96-MHz输入时钟，抖动306/405 fs，功耗11.7 mW
JSSC 2022第4期Data ConvertersDelta-Sigma ADCCrystal Oscillator
A 43 nW 32 kHz 42 ppm Piecewise Linear Temperature-Compensated Crystal Oscillato
一种用于物联网的超低功耗温度补偿晶体振荡器，通过分段线性温度补偿实现高精度
32.768-kHz, ±4.2 ppm, 43 nW, 34 ppb Allan deviation
JSSC 2022第4期OtherDelta-Sigma ADC
A Delta Sigma-Modulated Sample and Average Common-Mode Feedback Technique for Ca
提出一种基于Delta Sigma调制的采样平均共模反馈技术的声学模拟前端，具有稳定的高通频率拐点和低功耗特性。
180nm CMOS, 192nW总功耗, 100TΩ最大有效电阻
JSSC 2022第10期Data ConvertersDelta-Sigma ADCDAC
Correlated Dual-Loop Sturdy MASH Continuous-Time Delta-Sigma Modulators Beomsoo
提出一种新型多环路ΔΣ调制器结构，结合MASH和SMASH优势，消除量化误差提取DAC需求。
65nm CMOS, 1.1/1.5V, 600MHz, 73.4dB SNDR, 78.3dB DR, 17.85mW
JSSC 2022第12期Data ConvertersDelta-Sigma ADC
A 28-nm 6-GHz 2-bit Continuous-Time ADC With 101-dBc THD and 120-MHz Bandwidth
28纳米工艺下6GHz 2位连续时间ADC，实现101dBc THD和120MHz带宽
28nm CMOS, 6GHz, 2-bit, 101-dBc THD, 120-MHz BW, 108.8mW
JSSC 2022第12期Data ConvertersDelta-Sigma ADC
A V ersatile 25-A Shunt-Based Current Sensor With 025 Gain Error From 40 Ct o8
一款基于分流电阻的电流传感器，具有0.25%的增益误差，适用于电池管理应用。
0.18μm CMOS, 1.8V, ±25A, ±0.25%增益误差, 265μA功耗
JSSC 2021第2期Data ConvertersDelta-Sigma ADC
A1 0f J K2 Wheatstone Bridge Temperature Sensor With a Tail-Resistor-Linearized
一种采用尾电阻线性化技术的高能效惠斯通电桥温度传感器，具有高灵敏度和低功耗。
180nm CMOS, 1.8V, 55μW, 150μK rms分辨率, ±0.1°C精度
JSSC 2021第3期Data ConvertersDelta-Sigma ADCTime-Interleaved ADC
Analysis and Design of a 20-MHz Bandwidth Continuous-Time Delta-Sigma Modulator
设计并实现了一款20MHz带宽的单比特连续时间ΔΣ ADC，采用65nm CMOS工艺，采样率2.56GHz。
65nm CMOS, 1.1V, 2.56GHz采样率, 82.1dB SNDR, 11.3mW功耗
JSSC 2021第6期Data ConvertersDelta-Sigma ADCOp-Amp
09 A 134-μW 994-dB SNDR Audio Continuous-Time Delta-Sigma Modulator With Chopped
一种采用负阻斩波和三电平FIR-DAC的低功耗音频连续时间ΔΣ调制器
65nm CMOS, 134μW功耗, 99.4dB SNDR, 24kHz带宽
JSSC 2021第8期Data ConvertersDelta-Sigma ADCOp-Amp
A Time-Interleaved 2 nd-Order Modulator Achieving 5-MHz Bandwidth and 861-dB SN
提出一种4×时间交织二阶调制器，通过数字前馈外推技术减少模拟硬件开销，实现5MHz带宽和86.1dB SNDR。
28nm CMOS, 2.08 GS/s等效输出采样率, 5MHz带宽, 86.1dB SNDR, 23.1mW功耗
JSSC 2021第9期Data ConvertersDelta-Sigma ADCPLL
A Time Amplifier Assisted Frequency-to-Digital Converter Based Digital Fractional
本文提出了一种基于时间放大器的数字分数频率转换器，应用于6.5GHz数字分数-N锁相环。
随机抖动145 fs rms，总抖动151至270 fs rms，最差分数杂散-49 dBc
JSSC 2020第3期Data ConvertersDelta-Sigma ADC
A Highly Linear OTA-Less 1-1 MASH VCO-Based --Delta-Sigma- ADC With an Efficient
提出一种高效技术，实现高线性VCO基1-1 MASH ΔΣ ADC，无需OTA和功耗大的线性化方法。
82.7/88.7/80.3/79.7 dB DR/SFDR/SNR/SNDR, 2 MHz BW, 1.248 mW功耗, 0.9V供电
JSSC 2020第5期Data ConvertersDelta-Sigma ADCVCO
An OTA-Less Second-Order VCO-Based CT --Delta-Sigma- Modulator Using an Inherent
提出一种无OTA的二阶VCO连续时间ΔΣ调制器，利用VCO固有特性实现高效噪声整形。
40nm CMOS, 590μW@330MHz, 68.7dB SNDR/6MHz, 22fJ/step FoM
JSSC 2020第7期Data ConvertersDelta-Sigma ADCOp-Amp
50nW Opamp-Less ---Modulated Bioimpedance Spectrum Analyzer for Electrochemical
一款130nm CMOS工艺的无运放调制生物阻抗频谱分析器，用于电化学检测，功耗仅50nW。
0.004mm²每通道, 50nW@0.6V, 1pA灵敏度, 50.3dB SNDR, 5kHz扫描范围
JSSC 2020第9期Data ConvertersDelta-Sigma ADCDAC
Design Techniques for High-Resolution Continuous-Time Delta-Sigma Converters Wit
提出高分辨率连续时间ΔΣ转换器设计技术，解决寄生电阻、符号间干扰和闪烁噪声问题。
180nm CMOS, 32MS/s, 24mW, 108dB SNR
JSSC 2020第10期Data ConvertersDelta-Sigma ADCNeural Network Accelerator
Analysis and Design of an Audio Continuous-Time 1-X FIR-MASH Delta-Sigma Modulat
结合一阶单比特连续时间调制器和二阶MASH后端，实现高稳定性和低噪声的音频调制器。
180-nm CMOS, 100.9-dB SNDR, 24-kHz带宽, 265μW功耗
JSSC 2019第1期Data ConvertersDelta-Sigma ADCOp-Amp
Analysis and Design of Low-Power Continuous-Time Delta-Sigma Modulator Using Neg
提出一种负阻辅助积分器，显著降低连续时间ΔΣ调制器的功耗。
65nm CMOS, 1.2V, 20/24-kHz带宽, 55/68 µW功耗
JSSC 2019第2期Data ConvertersDelta-Sigma ADC
A 0029-mm² 17-fJ per Conversion-Step Third-Order CT ΔΣ ADC With a Single OTA and
本文提出了一种紧凑且高效的三阶连续时间ΔΣ ADC，采用单OTA和4位二阶全被动噪声整形SAR ADC作为量化器。
40nm CMOS, 1.16mW, 500MHz采样频率, 70.4dB SNDR, 17fJ/转换步
JSSC 2019第5期Digital CircuitsDelta-Sigma ADCNeural Network Accelerator
A Dynamic Power Reduction Technique for Incremental Delta Sigma Modulators
提出一种动态功耗降低技术，应用于增量Delta Sigma调制器，通过增加非理想性节省功耗。
180nm CMOS, 3V, 200kS/s, 91.5/86.6 dB SNDR, 1.1mW
JSSC 2019第6期Data ConvertersSAR ADCDelta-Sigma ADC
A 04-V 13-bit 270-kSs SAR-ISDM ADC With Opamp-Less Time-Domain Integrator
提出一种13位高分辨率两步ADC，采用SAR-ADC和ISDM结合，降低功耗和积分器误差。
0.4V, 270kS/s, 90.38dB SFDR, 73.57dB SNDR, 0.45LSB DNL, 0.75LSB INL, 638nW
JSSC 2019第9期Data ConvertersDelta-Sigma ADCOp-Amp
A 1-V 175- μW 946-dB SNDR 25-kHz Bandwidth Delta-Sigma Modulator Using Segmented
采用65nm CMOS工艺的1V 175μW ΔΣ调制器，实现94.6dB SNDR和25kHz带宽。
65nm CMOS, 1V, 5MS/s, 175μW, 94.6dB SNDR, 25kHz带宽
JSSC 2019第10期Data ConvertersDelta-Sigma ADC
A Continuous-Time Delta-Sigma Modulator Using a Modified Instrumentation Amplifier
提出一种改进型仪表放大器作为积分器的连续时间ΔΣ调制器，用于神经记录前端。
180nm CMOS, 90dB动态范围, 0.005% THD, 90dB CMRR, 23μW/通道
JSSC 2019第11期Data ConvertersDelta-Sigma ADC
A 22-bit Read-Out IC With 7-ppm INL and Sub-100-μHz 1 f Corner for DC Measuremen
一款22位读出IC，采用电容耦合仪表放大器和增量Δ-Σ ADC，实现7ppm INL和40μHz 1/f噪声拐角。
21.9位有效分辨率，7ppm INL，40μHz 1/f拐角，142μA@3V，18μA@1.5V
JSSC 2018第3期Clocking & PLLsDelta-Sigma ADCVCO
A 50 MHz BW 761 dB DR Two Stage Continuous Time Delta Sigma Modulator With VCO
设计了一种带宽50 MHz、动态范围761 dB的两级连续时间ΔΣ调制器，采用VCO技术。
50 MHz BW, 761 dB DR
JSSC 2018第4期OtherDelta-Sigma ADC
A 42 mW 10 MHz BW 744 dB SNDR Continuous Time Delta Sigma ModulatorWith SAR Ass
一款42mW功耗、10MHz带宽、744dB SNDR的连续时间ΔΣ调制器，采用SAR辅助技术。
42mW, 10MHz BW, 744dB SNDR
JSSC 2018第12期Data ConvertersDelta-Sigma ADCDAC
A 16 bit 12 GSs Single Dual Rate DAC With a Successive Bandpass Delta Sigma Mo
本文介绍了一种16位12 GS/s单双速率DAC，采用连续带通Delta Sigma调制技术。
16 bit, 12 GS/s
JSSC 2017第12期OtherDelta-Sigma ADC
A 4th Order Continuous Time Delta Sigma Modulator Using 6 bit Double Noise Shap
本文介绍了一种采用6位双噪声整形技术的四阶连续时间ΔΣ调制器。
无
JSSC 2016第3期OtherDelta-Sigma ADC
A 10 MHz Bandwidth 70 dB SNDR Continuous Time Delta Sigma Modulator With Digita
一篇关于10 MHz带宽、70 dB SNDR连续时间Delta Sigma调制器的IEEE JSSC论文
10 MHz带宽, 70 dB SNDR
JSSC 2016第5期OtherDelta-Sigma ADC
A Continuous Time Delta Sigma Modulator Using ELD Compensation Embedded SAB and
使用ELD补偿嵌入式SAB的连续时间Delta Sigma调制器设计
无
JSSC 2016第8期OtherDelta-Sigma ADC
A 72 mW 753 dB SNDR 10 MHz BW CT Delta Sigma Modulator Using Gm C Based Noise S
一篇关于使用Gm C技术的连续时间Delta Sigma调制器的IEEE JSSC论文
72 mW功耗, 753 dB SNDR, 10 MHz BW
JSSC 2016第10期Data ConvertersDelta-Sigma ADC
A Fully Isolated Delta Sigma ADC for Shunt Based Current Sensing
一种用于分流器电流检测的全隔离ΔΣ ADC设计
无
JSSC 2016第11期Data ConvertersDelta-Sigma ADC
A 1 V 103 dB 3rd Order Audio Continuous Time delta sigma ADC With Enhanced Nois
本文介绍了一种1V电源、103dB动态范围的3阶音频连续时间ΔΣ ADC，具有增强的噪声性能。
1V, 103dB, 3rd Order
JSSC 2015第2期Data ConvertersDelta-Sigma ADCPLL
A TDC-Free Mostly-Digital FDC-PLL Frequency Synthesizer With a 2835 GHz DCO
首款基于二阶频率数字转换器(FDC)的全集成数字分数PLL，替代传统TDC方案
65nm CMOS, 0.56mm², 21mW@1.0/1.2V, 123dBc/Hz@1MHz
JSSC 2015第3期Data ConvertersDelta-Sigma ADC
A 42 fJStep-FoM Two-Step VCO-Based Delta-Sigma ADC in 40 nm CMOS
40nm CMOS工艺下实现的高带宽、高能效两步VCO型Delta-Sigma ADC
40nm CMOS, 0.9V, 1.6GHz采样率, 40MHz带宽, 59.5dB SNDR, 67.7dB SFDR, 2.57mW功耗
JSSC 2015第4期Data ConvertersDelta-Sigma ADCDAC
A 12 bit 1 GSs Dual-Rate Hybrid DAC With an 8 GSs Unrolled Pipeline Delta-Sigma
提出一种12位1GS/s双速率混合DAC，采用8GS/s展开流水线Delta-Sigma架构，实现高动态范围。
12位分辨率，1GS/s Nyquist速率，8GS/s Delta-Sigma速率，91-76 dB SFDR（500 MHz带宽）
JSSC 2015第4期Data ConvertersDelta-Sigma ADCDAC
A 23 mW 73 dB Dynamic Range 80 MHz BW Continuous-Time Delta-Sigma Modulator in 2
一款功耗优化的连续时间ΔΣ调制器，适用于超过50MHz的输入带宽。
73 dB动态范围, 80 MHz带宽, 23 mW功耗
JSSC 2015第5期RF & WirelessDelta-Sigma ADC
A PWM Based Fully Integrated Digital TransmitterPA for WLAN and LTE Applications
本文提出了一种基于PWM的全数字发射机，采用45nm CMOS工艺，实现高效能和高线性度。
23 dBm输出功率，47% PAE，20 MHz OFDM信号下23% PAE
JSSC 2015第9期Power ManagementDelta-Sigma ADC
A Closed-Loop Interface for a High-Q Micromechanical Capacitive Accelerometer Wi
本文提出了一种用于高Q值微机械电容式加速度计的闭环接口电路，采用0.5微米CMOS工艺，实现了高分辨率和低噪声。
23 mW功耗，7 V电源，250 kHz采样时钟，1.896 V/g灵敏度，200 ng/√Hz噪声底，0.15%非线性，1.2g输入范围，300 Hz带宽，18 μg偏置不稳定性
JSSC 2015第10期Data ConvertersDelta-Sigma ADC
A0 4V6 3 W 761 dB SNDR 20 kHz Bandwidth Delta-Sigma Modulator Using a Hybrid Sw
提出一种0.4V低电压Δ-Σ调制器，采用混合开关积分器，无需时钟提升或自举开关。
0.4V, 63µW, 76.1dB SNDR, 20kHz带宽
JSSC 2015第11期Data ConvertersSAR ADCDelta-Sigma ADC
A 0022 mm 985 dB SNDR Hybrid Audio Modulator With Digital ELD Compensation in 28
28nm CMOS工艺下，紧凑型混合连续时间ΔΣ调制器，数字ELD补偿，音频应用。
28nm CMOS, 0.022mm², 98.5dB SNDR, 171.8dB FOM
JSSC 2015第11期Data ConvertersDelta-Sigma ADC
A CMOS Thermistor-Embedded Continuous-Time Delta-Sigma Temperature Sensor With a
提出一种嵌入热敏电阻的连续时间ΔΣ温度传感器，实现高效温度采集。
1.5V, 64.5μW, 0.01°C rms, 100μs转换时间
JSSC 2015第12期Data ConvertersDelta-Sigma ADC
A Continuous-Time Sturdy-MASH Modulator in 28 nm CMOS
提出一种连续时间SMASH调制器，实现宽带宽和高动态范围
28nm CMOS, 1.8GHz采样频率, 50MHz带宽, 85dB动态范围, 74.9dB SNDR
JSSC 2014第7期Data ConvertersDelta-Sigma ADCClock Generation
0343 GHz Frequency-Accurate Fractional- Frequency Synthesizer With Integrated VC
提出基于混合基数代数的新型分数频率合成器，解决传统方法精度与杂散问题。
0.18 µm SiGe BiCMOS, 0343 GHz
JSSC 2014第7期RF & WirelessDelta-Sigma ADCDAC
A Wideband 400 MHz-to-4 GHz Direct RF-to-Digital Multimode Receiver Charles Wu S
一款基于65nm CMOS工艺的宽频带直接射频到数字多模接收器，支持400 MHz至4 GHz频率范围。
65nm CMOS, 1.1 V/1.5 V, 40 mW, 68 dB SNDR, 10 dBm IIP3
JSSC 2014第11期Data ConvertersDelta-Sigma ADC
Low Power Design Techniques for Single-Bit Audio Continuous-Time Delta Sigma ADC
本文提出了一种低功耗单比特音频连续时间ΔΣ ADC设计技术，通过FIR反馈DAC实现高性能。
峰值A加权SNR 102.3 dB，无杂散动态范围106 dB，功耗280 µW，1.8 V电源
JSSC 2013第2期Data ConvertersDelta-Sigma ADCDAC
AC l a s s - DA m p l ifier With Pulse Code Modulated PCM Digital Input for Digit
开发了一种用于低功耗数字助听器的PCM数字输入D类放大器。
0.13μm CMOS, 1.2V, 80.6dB SNDR, 87dB DR, 97%效率
JSSC 2013第2期Data ConvertersDelta-Sigma ADC
An 80-dB DR 72-MHz Bandwidth Single O p a m pB i q u a dB a s e dC T Modulator D
提出一种基于单放大器双二阶网络的新型低功耗紧凑型环路滤波器，用于连续时间ΔΣ调制器。
130nm CMOS, 7.2MHz带宽, 80dB动态范围, 83.1dB SFDR, 13.7mW功耗
JSSC 2013第3期Data ConvertersDelta-Sigma ADCPLL
A 2832-GHz Fractional- Digital PLL With ADC-Assisted TDC and Inductively Coupled
一款2.8-3.2GHz分数数字PLL，采用0.18μm CMOS工艺，实现230fs抖动和240.4dB FOM。
0.18μm CMOS, 1.8V, 230fs rms jitter, 240.4dB FOM
显示前60篇，共 121 篇