DAC

该论文介绍了一种基于3nm FinFET工艺的224Gb/s DAC发射器，支持PAM4和PAM6调制。

一篇关于高动态范围音频CTDSM设计的IEEE JSSC论文

一种带片上校准的2×时间交织14位4GS/s DAC，通过两步校准提升SFDR性能。

首款无需校准或动态元件匹配的多位ΔΣ调制器，SFDR超过110 dBc。

一种带片上校准的2×时间交织14位4GS/s DAC，通过两步校准提升SFDR至61dB。

首款无需校准或动态元件匹配的13级DAC ΔΣ调制器，SFDR超过110 dBc。

一款低温CMOS 800MS/s 7位电荷注入SAR ADC，输入电容仅4fF。

本文介绍了一种135 GHz全集成直接数字16-QAM通信链路。

首次在28nm FD-SOI CMOS技术中集成双子DAC和主动模拟多路复用器，实现118 GS/s的高采样率。

一种高效能电平交叉ADC，适用于稀疏信号数字化，采用动态自偏置比较器和新型DAC架构。

提出一种采用时间交织子ADC-DAC路径的连续时间流水线ADC，提升带宽和信号消除性能。

一种采用多级级联10位DAC和真直流技术的面积高效显示源驱动IC

提出一种基于PMOS的8T SRAM存内计算宏设计，采用BL电荷共享技术降低DAC和ADC硬件成本。

一篇关于116-Gb/s PAM4电压模式发射器的IEEE JSSC论文，采用5-nm FinFET工艺实现高效能传输。

22nm FinFET工艺下采用DAC极坐标驱动器的50Gbs多载波发射机

提出一种动态范围增强的离散时间ΔΣ调制器，适用于物联网应用，具有高能效和低功耗特性。

一款基于28nm CMOS工艺的全集成D波段收发器，支持QPSK和16-QAM调制，具有混合信号基带处理能力。

提出一种高压无滤波器数字输入D类放大器，动态范围达121.7 dB。

一种14位带宽可扩展的传感器接口，采用动态带隙参考和电容偏置浮置逆变放大器技术。

一款高性能连续时间流水线ADC，具有低失真和低噪声特性。

一款全集成宽带数字极化发射器，采用C-DAC数字相位转换器和宽带开关变压器数字功率放大器。

4nm FinFET CMOS工艺中实现72GS/s 8位DAC的200Gb/s有线发射机

提出一种基于混合集成ADC和输入的位串行SRAM计算设计，提升能效和精度。

一种高功率噪声效率的直接数字化生物阻抗读出IC，采用ΔΣ调制和反馈电流导向DAC技术。

一种基于极性调制的28纳米体CMOS低温超导量子比特控制器

一种用于移动OLED显示屏的超紧凑10位源驱动IC，采用LSB堆叠LV-to-HV放大DAC技术。

一种采用斩波电容反馈网络和电容DAC的数字输入D类音频放大器，实现120.9 dB动态范围。

一款采用时间交织技术的28GS/s SAR ADC，通过时间域量化实现高能效转换。

一款基于DAC的224Gb/s PAM-4四分之一速率发射机，采用10nm FinFET工艺，具有8抽头FFE和低抖动时钟分布网络。

提出一种低成本ISI加扰技术，结合DEM消除DAC中的非线性失真。

一种无需校准的14位过采样SAR ADC，采用失配误差整形和预比较技术，实现103dB SFDR。

提出一种无SAW滤波器的多模直接射频发射机，具有高动态范围和低带外噪声。

一种基于环形放大器的动态流水线-SAR ADC，采用背景校准技术实现高精度和低功耗。

提出一种基于边缘组合器的毫米波开关电容RFDAC，通过时钟频率三倍提升实现高效Ka波段操作。

一种采用采样保持共享技术的7位两步式闪存ADC，具有高带宽和低功耗特性。

一种高分辨率、低功耗的VCO传感器前端，采用二阶噪声整形和闭环结构。

一款56Gb/s PAM-4光链路收发芯片组，采用非线性FFE补偿VCSEL不对称响应。

提出一种新型多环路ΔΣ调制器结构，结合MASH和SMASH优势，消除量化误差提取DAC需求。

一款在40纳米CMOS工艺中实现的158毫瓦功耗、360MHz带宽、68dB动态范围的连续时间1-1-1滤波MASH ADC。

采用伪虚拟地前馈技术的三阶VCO-ADC，实现高线性度和噪声整形。

一款针对无线通信系统的高抗干扰连续时间ΔΣ模数转换器，采用零消除技术消除STF峰值，实现85MHz带宽和74.4dB SNDR。

提出一种低面积全非线性10位列驱动器，采用低压DAC和开关电容放大器。

提出一种采用线性采样器和CDAC的分数-N参考采样锁相环，实现低噪声和高线性度。

一种紧凑型2倍时间交织开关电容DAC，适用于数字密集型发射机架构。

一款8位10GHz时间交错SAR ADC，采用分组DAC电容和对称结构降低寄生电容。

提出一种带开关毛刺补偿的10GS/s NRZ混合DAC，显著提升线性度。

一种无需校准、全被动噪声整形SAR ADC，实现90.5dB SNDR和94.3dB动态范围。

16nm FinFET工艺下实现的16GS/s射频采样电容DAC，支持多频段软无线电基站应用。

一款基于ADC-DAC的7nm FinFET技术收发器，支持3.5-56 Gb/s PAM-4，功耗仅243mW。

提出一种32Gb/s序列编码多电平信号传输技术，通过自收敛简化网格结构实现高效能PAM-4/PAM-5调制。

提出一种SAR辅助噪声整形流水线ADC，突破现有SAR ADC的速度瓶颈。

提出一种双环路噪声耦合辅助的连续时间坚固多级噪声整形调制器，无需多位数模转换器线性化技术。

一种高效的两步混合电压-时间ADC，在28nm CMOS工艺下实现4GS/s转换速度和39.9dB SNDR。

提出一种基于时变跨导和积分电容的低功耗高选择性模拟有限脉冲响应滤波器。

提出一种小面积、低功耗、高线性度的DAC，采用输出阻抗补偿和同心平行四边形布线技术。

提出高分辨率连续时间ΔΣ转换器设计技术，解决寄生电阻、符号间干扰和闪烁噪声问题。

提出一种基于Gm-C的连续时间ΔΣ调制器，用于抗伪影神经记录接口，具有高线性度和低功耗。

一种采用背景偏移校准技术的7位900MS/s 2-然后3位/周期SAR ADC

一款基于积分DAC的12mW 10GHz FMCW PLL，用于雷达应用，具有28kHz RMS频率误差。

提出一种带DAC补偿的离散时间参考驱动器的10位20MS/s SAR ADC，降低功耗和面积。